



مدرس‌ان شریف

فصل اول

«نمایش داده‌ها و اطلاعات»

مقدمه

نخستین مبحث در دنیای دیجیتال، نمایش اعداد به صورت دودویی می‌باشد. در این فصل به الگوهای مختلف نمایش اعداد و همچنین نشان دادن آن‌ها در مبناهای مختلف به ویژه مبناهای پرکاربرد در سیستم‌های دیجیتال خواهیم پرداخت. نمایش‌های ممیز ثابت و ممیز شناور به عنوان دو روش کلی و پرکاربرد در محاسبات درون پردازنده‌ها برای نمایش اعداد حقیقی به صورت کامل تشریح شده‌اند. الگوهای دیگری چون BCD و نمایش افزونگی نیز به عنوان روش‌هایی با کاربردهای خاص نیز بیان گردیده‌اند.

مبنای اعداد

یکی از مفاهیم پایه‌ای در محاسبات کامپیوتری، چگونگی نمایش اعداد است. در حالت کلی عدد N در مبنای r را می‌توان به شکل $N = (b_{n-1} \dots b_1 b_0)_r$ نشان داد که n تعداد رقم‌ها، r مبنای نمایش عدد و هر یک از b_i ها ($i = 0, 1, \dots, n-1$) یک رقم از N محسوب می‌گردد که باید کوچکتر از r باشد ($0 \leq b_i < r$). در محاسبات روزمره از مبنای 10 (Dec) استفاده می‌شود بنابراین رقم‌ها بین صفر تا 9 قرار دارند، چنانچه عدد موردنظر در مبنای 10 باشد، از نوشتن مبنای خودداری می‌کنیم. منظور از مقدار یک عدد مانند N ، معادل آن عدد در مبنای 10 می‌باشد که بصورت زیر محاسبه می‌گردد:

$$N = \underbrace{(b_{n-1}b_{n-2} \dots b_1b_0)_r}_{\text{نمایش در مبنای } r} \rightarrow \underbrace{b_{r-1}r^{n-1} + b_{n-2}r^{n-2} + \dots + b_1r + b_0}_{\text{مقدار عددی } N} = \sum_{i=0}^{n-1} b_i r^i$$

این روش، روش چندجمله‌ای (polynomial) نامیده می‌شود. به عنوان مثال چنانچه عدد موردنظر دودویی (باینری) باشد رابطه فوق به صورت زیر خواهد بود:

$$N = (b_{n-1}b_{n-1} \dots b_1b_0)_2 = b_{n-1} \times 2^{n-1} + \dots + b_1 \times 2^1 + b_0 = \sum_{i=0}^{n-1} b_i r^i \quad (b_i = 0 \text{ یا } b_i = 1)$$

تذکره: در مبناهای بزرگتر از 10 به منظور جلوگیری از ایجاد ابهام، اعداد دو رقمی 10، 11، 12 و ... (که معادل یک رقم در مبناهای بزرگتر از 10 می‌باشند) به ترتیب با حروف A، B، C و ... نشان داده می‌شوند.

مثال‌های زیر چگونگی محاسبه معادل عددی (معادل مبنای 10) چند عدد را در مبناهای دیگر با استفاده از رابطه بالا نمایش می‌دهد.

$$(11101)_2 \xrightarrow{\text{مقدار عددی}} 1 \times 2^4 + 1 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 = 16 + 8 + 4 + 0 + 1 = 29 = (2 \times 10^1 + 9 \times 10^0)$$

$$(120)_8 \xrightarrow{\text{مقدار عددی}} 1 \times 8^2 + 2 \times 8^1 + 0 \times 8^0 = 64 + 16 + 0 = 80 = (8 \times 10^1 + 0 \times 10^0)$$

$$(2AF5)_{16} \xrightarrow{\text{مقدار عددی}} 2 \times 16^3 + \underset{A}{10} \times 16^2 + \underset{F}{15} \times 16^1 + 5 = 10997 = (1 \times 10^4 + 0 \times 10^3 + 9 \times 10^2 + 9 \times 10^1 + 7 \times 10^0)$$

از آنجا که سیستم‌های کامپیوتری از یک منطق دودویی استفاده می‌کنند بنابراین مبنای دو (باینری) مبنای پرکاربرد در مطالب مربوط به ذخیره‌سازی کامپیوتری خواهد بود و علاوه بر این مبناهایی مانند مبنای 8 و 16 که به سادگی به مبنای 2 قابل تبدیل می‌باشند، نیز استفاده گسترده‌ای دارند.



به عنوان مثال چند عدد ابتدایی مبنای 10، 8 و 16 در زیر آمده است.

... و 17 و 16 و 15 و 14 و 13 و 12 و 11 و 10 و 9 و 8 و 7 و 6 و 5 و 4 و 3 و 2 و 1 و 0: چند عدد ابتدایی مبنای 10 (decimal)

... و 20 و 17 و 16 و 15 و 14 و 13 و 12 و 11 و 10 و 7 و 6 و 5 و 4 و 3 و 2 و 1 و 0: چند عدد ابتدایی مبنای 8 (octal)

... و 13 و 11 و 10 و 9 و 8 و 7 و 6 و 5 و 4 و 3 و 2 و 1 و 0: چند عدد ابتدایی مبنای 16 (hexadecimal)

دقت کنید که در برخی از متن‌ها در عوض اعداد 2، 8، 10 و 16 به عنوان مبنای عدد به ترتیب از واژه‌های bin، oct، hex و dec استفاده می‌شود. روش نمایش استفاده شده، روش وزن‌دار نمایش اعداد (weighted number system) نیز نامیده می‌شود زیرا ارزش رقم‌ها با توجه به مکان قرار گرفتن آنها در عدد موردنظر متفاوت است.

تذکره ۲: در روش نمایش وزن‌دار، رقمی که بیشترین وزن را دارد MSB (Most Significant Bit) یا با ارزش‌ترین بیت نامیده می‌شود و رقمی که کمترین وزن را دارد LSB (Least Significant Bit) یا کم ارزش‌ترین بیت نامیده می‌شود. به عبارت دیگر MSB سمت چپ‌ترین بیت یک عدد و LSB سمت راست‌ترین بیت آن عدد می‌باشد.

تبدیل از مبنای 10 به یک مبنای دلخواه

در این قسمت عکس عمل انجام شده برای محاسبه مقدار یک عدد مانند N انجام می‌شود. همانگونه که مشاهده شد مقدار N به صورت زیر قابل محاسبه است.

$$(N) = b_{n-1} \times r^{n-1} + b_{n-2} \times r^{n-2} + \dots + b_1 r + b_0$$

حال اگر این مقدار عددی را بر r تقسیم کنیم خواهیم داشت:

$$\frac{b_{n-1}r^{n-1} + b_{n-2}r^{n-2} + \dots + b_1r + b_0}{r} = b_{n-1}r^{n-2} + b_{n-2}r^{n-3} + \dots + b_1 + \frac{b_0}{r}$$

بنابراین b_0 به عنوان باقیمانده تقسیم بدست می‌آید و خارج قسمت برابر با $b_{n-1}r^{n-2} + b_{n-2}r^{n-3} + \dots + b_1$ خواهد بود بدیهی است که باقیمانده تقسیم برابر با سمت راست‌ترین رقم (LSB) خواهد بود. حال چنانچه خارج قسمت بدست آمده از مرحله اول را بر r تقسیم کنیم، باقیمانده جدید برابر b_1 خواهد بود. با تکرار این عمل تا n مرحله رقم‌های بعدی عدد در مبنای r (یعنی b_i ها) بدست می‌آید. به بیان دیگر برای محاسبه تمام رقم‌ها کافیست این عمل را تا جایی ادامه دهیم که خارج قسمت بر r قابل تقسیم نباشد ($< r$ خارج قسمت) که در این حالت آخرین رقم یعنی b_{n-1} همان آخرین خارج قسمت بدست آمده خواهد بود. این روش، روش باقیمانده (remainder method) نامیده می‌شود، واضح است که در این روش رقم‌ها از کم ارزش‌ترین به سمت با ارزش‌ترین رقم بدست می‌آیند.

مثال ۱: عدد 23 را به مبنای 2 تبدیل کنید.

$\begin{array}{r} 23 \div 2 = 11 \\ \underline{11 \div 2 = 5} \\ 5 \div 2 = 2 \\ \underline{2 \div 2 = 1} \\ 1 \div 2 = 0 \\ \Rightarrow (23)_{10} = (10111)_2 \end{array}$	$\begin{array}{c} 1 \leftarrow \text{LSB} \\ 1 \\ 1 \\ 0 \\ 1 \leftarrow \text{MSB} \end{array}$	$\begin{array}{c} \text{ارزش کم} \\ \downarrow \\ \text{ارزش زیاد} \end{array}$
	\uparrow <p>جهت چیدمان رقم‌ها</p>	
$\begin{array}{cc} \text{MSB} & \text{LSB} \end{array}$		

مثال ۲: نمایش عدد 3740 در مبنای شانزده کدام است؟

E9C (۴)

EC (۳)

9EC (۲)

EC9 (۱)

پاسخ: گزینه «۴»

$(3740)_{10} \Rightarrow \begin{array}{r} 3740 \\ \underline{12} \\ 233 \\ \underline{9} \\ 14 \\ \underline{14} \\ 0 \end{array}$	$\begin{array}{c} 16 \\ \underline{16} \\ 16 \\ \underline{16} \\ 0 \end{array}$	$\Rightarrow 14912 \Rightarrow \begin{cases} 12 \rightarrow C \\ 9 \\ 14 \rightarrow E \end{cases}$
--	--	---

بنابراین نمایش عدد 3740 در مبنای 16 عبارتست از $(E9C)_{Hex}$

مثال ۳: مقدار 37 در مبنای دو کدام یک از موارد زیر می باشد؟

111001 (۴)

101100 (۳)

100101 (۲)

100100 (۱)

پاسخ: گزینه «۲» برای این کار مقدار 37 را به طور متوالی بر عدد 2 تقسیم می کنیم.

مقدار	خارج قسمت	باقیمانده
37/2	18	1(LSB)
18/2	9	0
9/2	4	1
4/2	2	0
2/2	1(MSB)	0

جهت چیدمان

بنابراین: $37 = (100101)_{bin}$

اعداد ممیز ثابت (Fixed Point Numbers)

در بخش قبل مفاهیم پایه‌ای مبنا شرح داده شد. نکته مهم دیگر در چگونگی نمایش اعداد، فرمت آنهاست. به صورت کلی می توان گفت که هر عدد در هر مبنایی دارای سه بخش کلی است:

(۱) علامت (۲) بخش صحیح (۳) بخش اعشار

تقسیم بندی‌های نمایش اعداد بر حسب نحوه نمایش این سه بخش می باشد. در ادامه این شکل‌های نمایش بررسی شده است. در سیستم ممیز ثابت تعداد ارقام هر عدد ثابت می باشد و نقطه اعشار نیز در یک مکان ثابت قرار می گیرد. به عنوان مثال اعداد 5.12 و 0.23 و 9.14 در مبنای 10 دارای سه رقم می باشند که نقطه اعشار در دومین مکان از سمت راست قرار دارد. اعداد 11.01، 10.01 و 00.11 اعداد چهار رقمی در مبنای دو می باشند که نقطه اعشار در دومین رقم از سمت راست آنها قرار گرفته است. تفاوت اساسی در مقدار ذخیره شده از یک عدد ممیز ثابت در کامپیوتر با آنچه بر روی کاغذ نوشته می شود، در این است که نقطه اعشار واقعاً ذخیره نمی گردد بلکه به صورت فرضی در یک مکان خاص در نظر گرفته می شود و در حقیقت در ذهن طراح سخت افزار است! و در حافظه کامپیوتر قرار ندارد. به بیان بهتر، استنتاج کاربر یا پیاده ساز از اعداد به آنها معنی می دهد. به مثال پیش رو دقت کنید، فرض کنید در یک سیستم دیجیتال از سیستم ممیز ثابت برای انجام محاسبات استفاده می شود. در بخشی از این سیستم یک ضرب کننده داریم که ورودی‌ها و خروجی‌های آن در زیر نمایش داده شده است.



در این سیستم خروجی 11 بیتی است که بخش اعشار آن 10 بیت و صحیح آن یک بیت می باشد. ورودی‌ها 10 بیتی هستند که یک بیت بخش صحیح و 9 بیت بخش اعشار می باشد. بدیهی است که در یک ضرب کننده انتظار داریم تعداد بیت‌های خروجی در ضرب کننده برابر مجموع تعداد بیت‌های ورودی باشد. بر طبق این قاعده خروجی باید 20 بیتی باشد اما در این جا 11 بیتی است. احتمالاً در ذهن طراح محدودیت‌هایی اعمال گردیده است که سیستم را بدین صورت پیش بینی نموده است. شاید طراح مطمئن بوده است که حاصل ضرب دو عدد هرگز به عدد ۲ نمی رسد پس برای نمایش بخش صحیح یک بیت کافی است و بیت‌های پایین بخش اعشار نیز در تعیین دقت سیستم بی اثر هستند بنابراین آن‌ها را حذف نموده است. حال چنانچه ورودی‌ها و خروجی این سیستم را پیش روی یک فرد ناآشنا به سیستم قرار دهید، هیچ نتیجه‌ای از آنها نمی گیرد اما اگر فردی به مسایل فوق آشنا باشد، می تواند صحت عملکرد را بررسی کند زیرا به ورودی‌ها و خروجی به شکل زیر معنا می دهد.

ورودی/خروجی از دیدگاه یک فرد آشنا ورودی/خروجی در حالت معمول

inp1	$a_9 a_8 \dots a_1 a_0$	a_9	$a_8 a_7 \dots a_1 a_0$
inp2	$b_9 b_8 \dots b_1 b_0$	b_9	$b_8 b_7 \dots b_1 b_0$
outp	$c_{10} c_9 \dots c_1 c_0$	c_{10}	$c_9 c_8 \dots c_1 c_0$

بخش اعشار بخش صحیح

این مثال به خوبی نشان می دهد که استنتاج کاربر از اعداد نمایش داده شده به هر یک از ارقام معنا می دهد. حال به دو تعریف زیر دقت کنید.

❖ **تعریف:** بازه (range): در یک سیستم نمایش ممیز ثابت فاصله بین کوچکترین و بزرگترین عدد قابل نمایش می باشد.

❖ **تعریف:** دقت (precision): در یک سیستم نمایش ممیز ثابت برابر با فاصله بین دو عدد متوالی است.

با ذکر یک مثال مفهوم دو تعریف فوق را بیشتر بررسی می کنیم.



تست‌های طبقه‌بندی شده فصل اول

۱- یک سیستم اعداد **balanced ternary** یک سیستم اعداد در پایه ۳ است که سه رقم ۱, 0 و -1 (که با $\bar{1}$ نشان داده می‌شود) را دارد. عدد معادل دسیمال $35\frac{2}{9}$ در این سیستم برابر است با ...

(۴) $110\bar{1}.1\bar{1}$

(۳) $110\bar{1}.\bar{1}\bar{1}$

(۲) $11\bar{1}\bar{1}.1\bar{1}$

(۱) $11\bar{1}.01$

۲- برای نمایش یک عدد دهدهی 30 رقمی به صورت باینری تقریباً چند بیت نیاز است؟

(۴) 120

(۳) 90

(۲) 60

(۱) 30

۳- کدام یک از اعداد دهدهی زیر نمایش دودویی دقیق دارند؟

(۴) 0.1

(۳) 0.5

(۲) 0.2

(۱) 0.3

۴- در یک کامپیوتر با قابلیت پردازش اعداد ممیز شناور، کلمه ۳۲ بیتی $b_{31} b_{30} \dots b_1 b_0$ مشخص کننده مقدار عددی $2^S \left(\frac{1}{2} - b_{31}\right) \left(1 + \sum_{i=0}^{23} 2^{i-24} b_i\right)$ می‌باشد که در آن $S = -64 + \sum_{i=24}^{30} 2^{i-24} b_i$ است. مقدار کوچکترین و بزرگترین عدد مثبت قابل نمایش در این ماشین برابرند با:

(مهندسی کامپیوتر - سراسری ۸۲)

(۴) $2^{-64}, (1 - 2^{-24})2^{63}$

(۳) $2^{-63}, (1 - 2^{-25})2^{64}$

(۲) $2^{-65}, (1 - 2^{-25})2^{63}$

(۱) $2^{-65}, 2^{64} - 1$

۵- در مورد اعداد $x = 10000$ و $y = 11110000$ که به صورت مکمل 2 نمایش داده شده‌اند کدام جمله صحیح است؟ (علوم کامپیوتر - سراسری ۸۲)

(۱) حاصل جمع X و Y برابر صفر خواهد بود.

(۲) X نشان‌دهنده عدد 16 و Y نشان‌دهنده عدد 240 است.

(۳) هر دو نشان‌دهنده عدد -16 هستند.

(۴) هر دو نشان‌دهنده عدد 16 هستند.

۶- عدد ممیز شناور معادل عدد -23.1 در استاندارد IEEE به صورت هگزادسیمال کدام است؟ (علوم کامپیوتر - سراسری ۸۲)

(۴) 8238CCCC

(۳) CID66666

(۲) CIB8CCCC

(۱) 41B8CCCC

۷- اگر از روش مکمل 2 برای نمایش اعداد منفی استفاده شود، حاصل عبارت $001100 + 1100$ چیست؟ (علوم کامپیوتر - سراسری ۸۳)

(۴) 24

(۳) 8

(۲) 0

(۱) -16

۸- در نمایش اعداد **floating - point** وقتی که بخش توان 16 بیت است **bias** چه مقداری باید باشد؟ (علوم کامپیوتر - سراسری ۸۵)

(۴) 65535

(۳) 32767

(۲) صفر

(۱) -1

۹- در یک سیستم اعداد ممیز شناور 16 بیتی هستند. مقدار عددی یک عدد ممیز شناور با نمایش بیتی $b_{15} \dots b_1 b_0$ برابر است با:

(۱) $\left(b_{15} - \frac{1}{4}\right) \times M \times 2^S$

(۲) $S = \sum_{i=10}^{14} b_i (-2)^{i-10}, M = \sum_{i=0}^9 b_i \left(-\frac{1}{2}\right)^{10-i}$

(مهندسی کامپیوتر - سراسری ۸۶)

کوچکترین و بزرگترین عدد قابل نمایش در این سیستم به ترتیب برابرند با:

(۱) $(2^{18} + 2^{16} + 2^{14} + 2^{12} + 2^{10}), -(2^{17} + 2^{15} + 2^{13} + 2^{11})$

(۲) $(2^{18} + 2^{16} + 2^{14} + 2^{12} + 2^{10}), -3(2^{18} + 2^{16} + 2^{14} + 2^{12} + 2^{10})$

(۳) $3(2^{17} + 2^{15} + 2^{13} + 2^{11}), -(2^{17} + 2^{15} + 2^{13} + 2^{11})$

(۴) $3(2^{17} + 2^{15} + 2^{13} + 2^{11}), -3(2^{18} + 2^{16} + 2^{14} + 2^{12} + 2^{10})$

۱۰- عدد 16 بیتی 0111111111100000 را در نظر بگیرید. بزرگترین عددی که می‌توان با این عدد جمع کرد به طوری که **overflow** رخ ندهد، چیست؟ (علوم کامپیوتر - سراسری ۸۶)

(۴) 2^{15}

(۳) $2^{15} - 1$

(۲) $2^5 - 1$

(۱) 2^5

۱۱- در نمایش اعداد ممیز شناور اگر تعداد بیت‌های در نظر گرفته شده برای بخش توان، 5 بیت باشد، بایاس چه مقداری دارد؟ (علوم کامپیوتر - سراسری ۸۶)

(۴) 32

(۳) 31

(۲) 16

(۱) 15



۲۲- برای تعیین عدد بزرگ‌تر در میان دو عدد ممیز شناور هنجار شده دارای قسمت‌های «علامت»، «مانتیس» و «نما» ترتیب انجام مقایسه چه می‌باشد؟

(۱) علامت، مانتیس، نما (۲) مانتیس، نما، علامت (۳) علامت، نما، مانتیس (۴) نما، مانتیس، علامت

۲۳- معادل دهی حاصل جمع دو عدد علامت‌دار متمم دو $10001.001,011.01$ چه می‌باشد؟

(۱) -3.625 (۲) -4.375 (۳) -11.625 (۴) -20.375

۲۴- در کدام مبنای عددنویسی دو دو تا به جای 4 می‌شود 11؟

(۱) 2 (۲) 3 (۳) 4 (۴) 5

پاسخنامه تست‌های طبقه‌بندی شده فصل اول

۱- گزینه «۴» دارا بودن ارقام $1, 0, 1, -1$ به معنای آن است که ما باید تمامی اعداد را در این سیستم با این سه رقم و توان‌هایی از 3 نمایش دهیم. در این جا بر خلاف حالت‌های معمولی امکان تفریق به دلیل داشتن -1 اضافه شده است. بنابراین برای حل مسأله باید تلاش کنیم تمامی توان‌های 3 را از درون عدد موردنظر استخراج کنیم تا آن که به عددی بزرگتر از عدد موردنظر برسیم. حال تعداد اختلاف را باید با سایر توان‌های 3 و علامت منفی جبران نماییم.

$$\left. \begin{aligned} 35 &= 3^3 + 3^2 + 0 \times 3^1 - 1 \times 3^0 = 110\bar{1} \\ \frac{2}{9} &= \frac{1}{3} - \frac{1}{3^2} = 3^{-1} - 3^{-2} = 11 \end{aligned} \right\} \Rightarrow 35\frac{2}{9} = 110\bar{1}.1\bar{1}$$

۲- گزینه «۴» روش اول:

$$2^n - 1 \geq 10^{30} - 1 \Rightarrow 2^n - 1 = 2^n - 1 = \text{بزرگترین عدد قابل نمایش با } n \text{ بیت}$$

بزرگترین عدد 30 رقمی دهدهی $10^{30} - 1$

$$\Rightarrow 2^n \geq 10^{30} \Rightarrow \log 2^n \geq 30 \log 10 \Rightarrow n \log 2 \geq 30 \Rightarrow n \geq \frac{30}{0.7} \approx 100$$

پس به حداقل 100 بیت نیازمندیم.

روش دوم: $n = \log_2 A \Rightarrow n = \log_2 10^{30} = 30 \log_2 10 \approx 30 \times 3.3 \approx 100$ تعداد بیت‌های لازم برای نمایش عدد (A) به صورت کلی در مبنای ۲

۳- گزینه «۳»

$$(0.5)_{10} = (0.1)_2 \rightarrow 0.5 \times 2 = 1.0 \rightarrow \text{حجم حافظه نهان}$$

شرط لازم برای مقدار دقیق دودویی داشتن، این است که رقم سمت راست 5 یا صفر باشد.

۴- گزینه «۲» در فرمت نشان داده شده b_{31} بیت علامت است و بیت‌های b_0 تا b_{23} بیت‌های مانتیس و بیت‌های b_{24} تا b_{30} بیت نما هستند. اگر مانتیس و نما هر دو بیشترین مقدار باشند، مقدار عدد بزرگترین مقدار ممکن خواهد بود و کمترین مقدار عدد زمانی بدست می‌آید که مانتیس و نما هر دو کوچکترین مقدار را داشته باشند.

$$S_{\min} = -64 + 0 = -64 ; S_{\max} = -64 + 1 + 2 + 2^2 + \dots + 2^5 + 2^6 = 63$$

$$= 2^{63} \left(\frac{1}{2} - 0 \right) (1 + 1 - 2^{-24}) = 2^{63} \times \frac{1}{2} (2 - 2^{-24}) = 2^{63} \times (1 - 2^{-25}) \text{ عدد مثبت بزرگترین}$$

$$= 2^{-64} \left(\frac{1}{2} - 0 \right) (1 + 0) = 2^{-65} \text{ کوچکترین عدد مثبت}$$

۵- گزینه «۳» مقدار دهدهی یک عدد در سیستم مکمل ۲ بدین صورت است:

$$(a_{n-1} a_{n-2} \dots a_1 a_0)_2 = a_{n-1} \times (-1)^{a_{n-1}} \times 2^{n-1} + a_{n-2} 2^{n-2} + a_{n-1} 2^{n-1} + \dots + a_1 2^1 + a_0 2^0$$

$$x = 10000 = 1 \times 2^4 + (-1)^1 + 0 \times 2^3 + 0 \times 2^1 + 0 \times 2^0 = -16$$

$$y = 11110000 = 1 \times 2^7 \times (-1)^1 + 1 \times 2^6 + 1 \times 2^5 + 1 \times 2^4 = -128 + 64 + 32 + 16 = -16$$

نکته: چنانچه به تعداد دلخواه بیت علامت را در بیت‌های با ارزش یک عدد مکمل 2 تکرار کنیم، مقدار عدد تغییر نمی‌کند. به این عمل توسعه علامت (sign extension) می‌گویند.



مدرس‌ان شریف

فصل دوم

«محاسبات کامپیوتری و الگوریتم‌های محاسباتی»

مقدمه

در فصل پیش الگوهای نمایش متداول اعداد در سیستم‌های کامپیوتری تشریح گردید. در این فصل چگونگی انجام چهار عمل اصلی جمع، تفریق، ضرب و تقسیم در این الگوهای نمایش بیان می‌گردد. در بخش مدارات جمع یا تفریق کننده چند ساختار متداول استفاده شده، معرفی و مقایسه می‌گردند. در بخش ضرب‌کننده روش پرکاربرد بوث به صورت کامل تشریح می‌شود. در برخی موارد مدارات سخت‌افزاری که اعمال فوق را انجام می‌دهند نیز آرایه گردیده است. در بخش تشریح هر یک از چهار عملگر، دو بخش اعداد علامت دارد و بدون علامت در صورت لزوم به تفکیک تشریح شده‌اند. در فصل قبل نحوه نمایش اطلاعات و داده‌ها در سیستم‌های کامپیوتری مورد بحث قرار گرفت در این فصل انجام محاسبات ریاضی مانند جمع، تفریق، ضرب و تقسیم بر روی اعداد ممیز ثابت و ممیز شناور مورد بررسی قرار خواهد گرفت و انجام محاسبات بر روی اعداد ذخیره شده به صورت مکمل 1 و مکمل 2 بحث خواهد شد اما تاکید بیشتر بر روی نحوه ذخیره سازی مکمل 2 می‌باشد که در کامپیوترهای امروزی بیشتر استفاده می‌گردد.

جمع و تفریق اعداد ممیز ثابت

اعداد مکمل 2:

در حالت کلی می‌توانیم تفریق دو عدد را به صورت روبرو در نظر بگیریم:
 $a - b = a + (-b)$
 بنابراین برای انجام این تفریق کفایت مکمل 2 عدد b محاسبه گردد و حاصل با عدد a جمع شود (و در نتیجه می‌توان گفت برای عمل تفریق به سخت‌افزار اضافه نیاز نخواهیم داشت).

📌 مثال 1: عملیات جمع و تفریق مقابل را با استفاده از نمایش مکمل 2 در یک قالب یک بایتی انجام دهید. 5-2 (ب) 23+10 (الف)
 ✅ پاسخ: برای انجام 10+23 کفایت معادل مبنای دو هر یک از اعداد را نوشته، با یکدیگر جمع نماییم:

$$\begin{array}{r} (+10): 00001010 \\ +(+23): 00010111 \\ \hline 00100001 \Rightarrow +3 \end{array}$$

برای انجام 5-2 ابتدا مکمل 2 عدد 2 را محاسبه نموده و با 5 جمع می‌نماییم:

$$\begin{array}{r} 5 - 2 = 5 + (-2): \\ +2: 00000010 \xrightarrow{\text{مکمل 2}} -2: 11111110 \\ (-2): 11111110 \\ +(+5): 00000101 \\ \hline 00000011 \Rightarrow +3 \end{array}$$

رقم نقلی صرف نظر

دقت کنید که در انجام عمل جمع در روش مکمل 2 از رقم نقلی ایجاد شده صرف‌نظر می‌گردد. با توجه به محدودیت تعداد بیت‌های استفاده شده، نمی‌توان بازه $[-\infty, +\infty]$ را در محاسبات پوشش داد بنابراین در انجام برخی از محاسبات ممکن است سرریزی (over flow) رخ دهد. نکته زیر شرط بروز سرریزی را در عمل جمع مکمل 2 مشخص می‌کند.

📖 نکته 1: در عمل جمع در حالتی که اعداد به صورت مکمل 2 ذخیره شده باشند تنها در صورتی سرریزی می‌تواند رخ دهد که علامت عملوندها یکسان باشد، در این حالت اگر بیت علامت نتیجه با بیت علامت عملوندها یکسان نباشد آنگاه می‌توان بروز سرریزی را نتیجه‌گیری نمود و در غیر این صورت نتیجه به دست آمده صحیح می‌باشد. به عبارت دیگر اگر جمع دو عدد مثبت، منفی یا جمع دو عدد منفی، مثبت شود، سرریزی اتفاق افتاده است.

* تذکره ۱: سرریزی به حالتی گفته می‌شود که در انجام محاسبات، عدد حاصل قابل ذخیره‌سازی نباشد.

* تذکره ۲: در حالت کلی اگر از n بیت برای نمایش داده‌های مکمل ۲ استفاده شود آنگاه در صورتی که حاصل جمع در بازه $[-2^{n-1}, 2^{n-1} - 1]$ قرار نداشته باشد، سرریزی رخ خواهد داد.

کج مثال ۲: اگر از یک فرمت هشت بیتی برای نمایش اعداد مکمل ۲ استفاده شده باشد آیا برای محاسبه $(-1)+(-4)$ سرریزی رخ می‌دهد؟

$$(-1): 11111111$$


$$+ (-4): 11111100$$

پاسخ:

$$\begin{array}{r} 1111110111 \Rightarrow -5 \\ \uparrow \\ \text{بیت علامت} \end{array}$$

رقم نقلی صرف نظر می‌شود


به دلیل یکسان بودن بیت علامت نتیجه و بیت علامت عملوندها سرریزی رخ نداده است.



اگر از سه بیت برای نمایش اعداد مکمل ۲ استفاده شده باشد آنگاه بازه قابل نمایش برابر $[-2^{3-1}, 2^{3-1} - 1] = [-4, +3]$ خواهد بود که می‌توان نمودار ساعتی روبرو را برای آن در نظر گرفت.


این شکل دلیل صرف نظر نمودن از رقم نقلی را بهتر نشان می‌دهد (تنها حالت‌های محدودی قابل نمایش می‌باشند که با اضافه نمودن یک واحد به بزرگترین عدد کوچکترین عدد بدست می‌آید).

نکته ۲: همان‌طور که از روی شکل پیداست همواره کوچک‌ترین عدد منفی و بزرگ‌ترین عدد مثبت بر روی دایره کنار هم قرار می‌گیرند، عبور از این همسایگی مرز وقوع خطای سرریز را نشان می‌دهد زیرا با انجام یک عمل جمع و یا تفریق از بزرگ‌ترین عدد مثبت به کوچک‌ترین عدد منفی رسیده‌ایم که نمی‌تواند صحیح باشد.




حال اگر نمودار ساعتی داده شده را به صورت روبه‌رو در نظر بگیریم، آنگاه مکمل ۲ هر عدد دقیقاً عددی است که با خط‌چین افقی به آن متصل شده است و طبق مطلب بیان شده، برای اضافه نمودن m واحد به یک عدد کافیست با شروع از آن عدد به اندازه m واحد در جهت حرکت عقربه‌های ساعت حرکت نماییم و برای تفریق m واحد همین عمل در جهت عکس حرکت عقربه‌های ساعت انجام می‌گیرد. اما نتیجه به دست آمده در صورتی که از مرز بین 100 و 011 عبور نماییم، درست نخواهد بود (زیرا سرریزی رخ می‌دهد). به عنوان مثال اگر به عدد یک، چهار واحد اضافه شود و در نتیجه در جهت عقربه‌های ساعت چهار واحد حرکت کنیم آنگاه از مرز ذکر شده عبور می‌کنیم و در نهایت به عدد -3 خواهیم رسید که مشخصاً نتیجه درست نمی‌باشد.

بنابراین می‌توان گفت که یک نمایش سه بیتی در نمایش مکمل ۲ بازه زیر را نمایش می‌دهد:




در حالت کلی می‌توان شکل زیر را برای اعداد قابل نمایش در روش مکمل ۲ بوسیله n بیت به صورت زیر در نظر گرفت:





که بازه قابل نمایش را می‌توان به صورت زیر در نظر گرفت:



نکته ۳: اگر رقم نقلی وارد شده به MSB (با ارزش‌ترین بیت) با رقم نقلی خارج شده از آن مساوی نباشد، سرریز رخ داده است. این موضوع به صورت بهتر در زیر بیان شده است.

$$\begin{array}{r} c_n \ c_{n-1} c_{n-2} \dots c_2 \ c_1 \ c_0 \rightarrow \text{رقم‌های نقلی} \\ + \\ a_{n-1} a_{n-2} \dots a_2 \ a_1 \ a_0 \\ + \\ b_{n-1} b_{n-2} \dots b_2 \ b_1 \ b_0 \\ \hline s_{n-1} s_{n-2} \dots s_2 \ s_1 \ s_0 \rightarrow \text{رقم‌های حاصل جمع} \end{array}$$

آنگاه می‌توان بروز سرریزی را به صورت زیر کنترل نمود:

$$\underline{V} = C_n \oplus C_{n-1} \Rightarrow \text{اگر } C_n \neq C_{n-1} : V = 1 \text{ سرریزی رخ داده است}$$

بیت سرریز

مثال ۳: اگر از یک فرمت یک بایتی برای نمایش مکمل 2 استفاده شده باشد آیا در عمل 80+50 در این سیستم سرریزی رخ می‌دهد؟

پاسخ: حاصل جمع دو عدد داده شده به صورت زیر انجام می‌شود.

$$\begin{array}{r} (+80): 01010000 \\ +(+50): 00110010 \\ \hline 10000010 \Rightarrow -126 \\ \uparrow \\ \text{بیت علامت} \end{array}$$

$$\left. \begin{array}{l} C_7 = 1 \\ C_8 = 0 \end{array} \right\} \rightarrow V = 1 \text{ در بالا گفته شد}$$

همان‌گونه که ملاحظه می‌گردد بیت علامت دو عملوند داده شده یکسان و مثبت است اما بیت نتیجه متفاوت و منفی می‌باشد بنابراین سرریزی رخ داده است و نتیجه بدست آمده معتبر نیست.

مثال ۴: محاسبات ریاضی زیر را در سیستم مکمل 2 و با نمایش ۷ بیتی اعداد انجام دهید. مشخص کنید که آیا سرریز رخ داده است یا خیر؟

$$\text{الف) } (+40) + (+35) \quad \text{ب) } (-40) + (-35)$$

پاسخ:

$$\begin{array}{r} -35 \quad 1 \ 011101 \\ -40 \quad 1 \ 011000 \\ \hline -75 \quad 0 \ 110101 \end{array}$$

(ب)

$$C_6 = 0 \quad C_5 = 1$$

سرریزی رخ داده است $C_6 \oplus C_5 = 1$ رقم‌های نقلی

$$\begin{array}{r} +35 \quad 0 \ 100011 \\ +40 \quad 0 \ 101000 \\ \hline 75 \quad 1 \ 001011 \end{array}$$


(الف)

$$C_6 = 0 \quad C_5 = 1$$

سرریزی رخ داده است $C_6 \oplus C_5 = 1$ رقم‌های نقلی

البته می‌توان به روش دیگر نیز رخ دادن سرریز را بدون محاسبه در مبنای دو پیش‌بینی کرد. مطابق با آنچه گفته شد در یک نمایش ۷ بیتی، اعداد در محدوده $[1 - 2^{7-1}, 2^{7-1} - 1]$ یعنی $[-64, 63]$ قابل نمایش می‌باشد. از آن‌جا که حاصل هر دو عبارت در خارج از این محدوده قرار دارد، پس در هر دو مورد سرریز رخ می‌دهد.

اعداد مکمل 1:



برای جمع و تفریق دو عدد مکمل 1 شبیه به حالت قبل می‌باشد با این تفاوت که برای اعداد منفی مکمل 1 آنها محاسبه می‌گردد. اگر از سه بیت برای نمایش اعداد مکمل یک استفاده شده باشد، نمودار ساعتی روبرو اعداد قابل نمایش را نشان می‌دهد.

همانگونه که در این شکل مشاهده می‌گردد اگر یک واحد به 0 اضافه شود در صورتی که از رقم نقلی صرف نظر گردد حاصل 0+ می‌شود اما در صورتی که حاصل باید برابر 1+ باشد بنابراین در جمع دو عدد مکمل 1 در صورتی که رقم نقلی ایجاد شود آنگاه یک واحد به نتیجه خروجی اضافه می‌گردد.



کج مثال ۵: حاصل 5.5-1.0 را در روش مکمل 1 بدست آورید.

همان طور که گفته شد، در روش مکمل یک باید رقم نقلی به نتیجه خروجی اضافه گردد.

$$\begin{array}{r}
 (+5.5): 0101.1 \\
 (-1.0): \underline{1110.0} \\
 \quad \quad \quad 1 \quad 0011.1 \\
 + \quad \quad \quad \uparrow \quad 1.0 \\
 \hline
 \text{رقم نقلی} \quad 0100.1 \Rightarrow +4.5
 \end{array}$$


سخت افزار مورد نیاز برای عمل جمع و تفریق

a	b	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

نیم جمع کننده (Half Adder): یک نیم جمع کننده برای جمع دو رقم باینری مانند a و b استفاده می گردد که دو بیت خروجی حاصل جمع (S) و رقم نقلی (carry) را ایجاد می نماید جدول درستی یک نیم جمع کننده به صورت مقابل می باشد.

بنابراین می توان نوشت:

$$\begin{cases}
 S = a \oplus b \\
 C = a.b
 \end{cases}$$



در نتیجه نمودار منطقی نیم جمع کننده به صورت روبرو خواهد بود.

تمام جمع کننده (Full Adder): یک تمام جمع کننده سه رقم باینری مانند a و b و C_{in} را به عنوان ورودی دریافت می کند و دو بیت خروجی S و C_{out} را به عنوان حاصل جمع و رقم نقلی ایجاد می نماید. جدول درستی یک تمام جمع کننده به صورت زیر می باشد.


a	b	C _{in}	C	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	1	0	1	0
1	1	1	1	1

جدول درستی (FA)


که با توجه به رابطه بین ورودیها و خروجیها می توان نوشت.

$$\begin{cases}
 S = a \oplus b \oplus C_{in} \\
 C = a.b + a.C_{in} + b.C_{in}
 \end{cases}$$


و بنابراین نمودار منطقی یک تمام جمع کننده به صورت روبرو می باشد.



می توان با استفاده از دو نیم جمع کننده، یک تمام جمع کننده را به صورت زیر ایجاد نمود:



جمع کننده با رقم نقلی موجی (ripple carry adder): این جمع کننده برای جمع دو عدد n بیتی باینری استفاده می شود و از n تمام جمع کننده به صورت زیر تشکیل شده است.





که برای جمع دو عدد $A = a_{n-1}a_{n-2}\dots a_0$ و $B = b_{n-1}b_{n-2}\dots b_0$ در نظر گرفته شده است. در این جمع‌کننده بیت‌های A و B از سمت راست دو به دو با یکدیگر جمع می‌شوند و رقم نقلی به عنوان یکی از ورودیهای مربوط به تمام جمع‌کننده برای رقم بعدی استفاده می‌شود. در این جمع‌کننده ورودی C_{in} مدار را می‌توان برابر صفر در نظر گرفت و یا می‌توان به جای اولین تمام جمع‌کننده از یک نیم جمع‌کننده استفاده نمود. این جمع‌کننده به این دلیل رقم نقلی موجهی نامیده می‌شود که در آن رقم نقلی جمع‌کننده A م به صورت موجهی به جمع‌کننده $i+1$ ام انتشار می‌یابد، بنابراین جمع‌کننده $i+1$ ام تنها زمانی می‌تواند نتیجه بیت $i+1$ ام حاصل جمع را محاسبه نماید که حاصل جمع‌کننده سمت راست آن (جمع‌کننده A م) نتیجه بیت A م را محاسبه نموده باشد و رقم نقلی خود را تولید کرده باشد.

جمع‌کننده با پیش‌گویی رقم نقلی (CLA):

هدف از طراحی جمع‌کننده با پیش‌گویی رقم نقلی (Carry Look-Ahead Adder) کاهش زمان تأخیر مربوط به انتشار رقم نقلی در جمع‌کننده موجهی می‌باشد، ایده اصلی برای طراحی این جمع‌کننده بر اساس محاسبه مستقیم بیت C_{in} (Carry-in) در جمع‌کننده $i+1$ ام است (به جای اینکه بیت C_{in} از جمع‌کننده A م گرفته شود).

در حالت کلی اگر از اعداد مبنای r استفاده شود آنگاه در جمع دو عدد $B = b_{n-1}\dots b_0$ و $A = a_{n-1}\dots a_0$ حاصل جمع a_i و b_i می‌توان دو حالت زیر را در نظر گرفت:

جمع‌کننده A م رقم نقلی تولید می‌کند $\Rightarrow a_i + b_i \geq r$ اگر

رقم نقلی ورودی به جمع‌کننده A م به جمع‌کننده بعدی $(i+1)$ ام منتشر می‌شود. $\Rightarrow a_i + b_i = r - 1$ اگر

به عنوان مثال دو عدد در مبنای 10 را در نظر بگیرید.

$$A = \begin{matrix} a_2 & a_1 & a_0 \\ 1 & 4 & 5 \end{matrix}, \quad B = \begin{matrix} b_2 & b_1 & b_0 \\ 1 & 5 & 5 \end{matrix}$$

در این حالت داریم:

$$\begin{array}{r} 145 \\ + 155 \\ \hline 110 \end{array}$$

رقم‌های نقلی

$$\begin{array}{r} 110 \\ \hline 300 \end{array}$$

نتیجه

حاصل جمع دو رقم اول به صورت $5 + 5 \geq 10$ می‌باشد بنابراین یک رقم نقلی ایجاد خواهد کرد، حاصل جمع دو رقم بعدی به صورت $4 + 5 = 10 - 1 = 9$ می‌باشد پس این دو رقم، رقم نقلی تولید نمی‌کنند اما رقم نقلی جمع قبلی را به رقم‌های سوم منتشر می‌کنند. حاصل جمع دو رقم نهایی ایجاد رقم نقلی نمی‌کند و هم‌چنین رقم نقلی ورودی را نیز منتشر نمی‌نماید.

در حالت باینری روابط ساده‌تر از مبناهای بزرگتر می‌باشد، برای تعیین این که آیا جمع رقم‌های A م از B ایجاد رقم نقلی می‌کند بیت g_i را به عنوان تولید رقم نقلی مربوط به حاصل جمع a_i و b_i قرار می‌دهیم و P_i را انتشار یا عدم انتشار رقم نقلی مربوط به جمع‌کننده A م در نظر می‌گیریم در این حالت خواهیم داشت:

$$\rightarrow g_i = a_i \wedge b_i \quad \text{and} \quad b_i = a_i \wedge b_i$$

$$\rightarrow p_i = a_i \text{ XOR } b_i = a_i \oplus b_i$$

بنابراین جمع‌کننده A م در صورتی یک رقم نقلی تولید می‌کند که هر دو بیت a_i و b_i برابر یک باشند و تنها در صورتی رقم نقلی ورودی را منتشر می‌کند که دقیقاً یکی از دو ورودی برابر یک باشند.

بنابراین با فرض این که C_0 رقم نقلی ورودی به کل مدار می‌باشد می‌توان رقم‌های نقلی دیگر را به صورت زیر پیش‌گویی نمود:

$$c_1 = g_0 \vee (p_0 \wedge c_0)$$

$$c_2 = g_1 \vee (p_1 \wedge c_1) = g_1 \vee (p_1 \wedge g_0) \vee (p_1 \wedge p_0 \wedge c_0)$$

$$c_3 = g_2 \vee (p_2 \wedge c_2) = g_2 \vee (p_2 \wedge g_1) \vee (p_2 \wedge p_1 \wedge g_0) \vee (p_2 \wedge p_1 \wedge p_0 \wedge c_0)$$

:

می‌توان p_i در مبنای دو را به صورت $p_i = a_i + b_i$ در نظر گرفت و رابط مربوط به رقم نقلی C_i را به صورت زیر نوشت:


$$c_i = g_{i-1} + p_{i-1}, \quad g_{i-1} = a_{i-1}b_{i-1}, \quad p_{i-1} = a_{i-1} \oplus b_{i-1}$$

بنابراین داریم:


$$c_i = g_{i-1} + p_{i-2} + p_{i-1}p_{i-2}g_{i-3} + \dots + p_{i-1}p_{i-2}\dots p_1g_0 + g_{i-2}\dots p_1p_0c_0$$

همان‌گونه که ملاحظه می‌گردد، محاسبه مستقیم رقم‌های نقلی با ارزش‌تر نیاز به اعمال پیچیده‌تری دارد. با این حال استفاده از روش بیان شده به صورت قابل ملاحظه‌ای زمان تأخیر انتشار رقم نقلی را کاهش می‌دهد.

شکل زیر مدار مربوط به یک جمع کننده n بیتی با رقم نقلی پیش‌بینی شده را نشان می‌دهد.



در حالت کلی می‌توان گفت عمق یک مدار جمع کننده موجی n بیتی برابر $O(n)$ و عمق یک جمع کننده n بیتی با رقم نقلی پیش‌گویی شده برابر $o(\log n)$ می‌باشد اما در عین حال مدار جمع کننده با رقم نقلی پیش‌گویی شده $o(n \log n)$ گیت استفاده می‌نماید در حالیکه جمع کننده با رقم نقلی با رقم نقلی موجی از $O(n)$ مدار استفاده می‌نماید. با توجه به این مطلب در برخی از طراحی‌ها یک جمع کننده بزرگ با رقم نقلی موجی در نظر گرفته می‌شود که در داخل آن از جمع کننده‌های کوچک با رقم نقلی پیش‌بینی شده استفاده می‌گردد.



توجه به این نکته لازم است که در هر بلوک، رقم نقلی بین ۴ تمام جمع کننده به صورت موجی منتشر می‌شود و تنها رقم خروجی بلوک پیش‌بینی می‌گردد. **نکته ۴:** عمق مدار جمع کننده n بیتی با رقم نقلی پیش‌بینی شده برابر $o(\log n)$ و عمق مدار جمع کننده با رقم نقلی موجی $O(n)$ می‌باشد. **نکته ۵:** تعداد گیت استفاده شده در مدار جمع کننده n بیتی با رقم نقلی پیش‌بینی شده از مرتبه $o(n \log n)$ و در مدار جمع کننده n بیتی با رقم نقلی موجی برابر $O(n)$ می‌باشد.

زمان تأخیر یک جمع کننده با رقم نقلی موجی به صورت زیر قابل محاسبه می‌باشد:

$$t_{ripple} = N \times t_{FA}$$

زمان تأخیر هر تمام جمع کننده تعداد بیت‌ها

همان‌گونه که ملاحظه می‌شود زمان تأخیر این جمع کننده نسبت مستقیم با تعداد بیت‌ها دارد.

برای محاسبه زمان تأخیر در جمع کننده با رقم نقلی پیش‌بینی شده باید مسیر بحرانی (مسیر بحرانی مسیری است که بیشترین تأخیر را دارد و بنابراین تأخیر کل مدار را تعیین می‌کند)، شناسایی می‌شود. اگر فرض کنیم یک جمع کننده N بیتی با رقم نقلی پیش‌بینی شده به بلاک‌های k بیتی تقسیم شده

$$t_{CLA} = t_{pg} + t_{pg-block} + \left(\frac{N}{k} - 1\right)t_{AND-OR} + kt_{FA}$$


باشند آنگاه زمان تأخیر به صورت مقابل خواهد بود.

تست‌های طبقه‌بندی شده فصل دوم


۱- اگر بخواهیم ضرب $A = (110011)_2$ را در $B = (101110)_2$ با اعمال کد بوث (Booth) انجام دهیم به ترتیب چند عمل Shift و چند عمل Add/Sub باید انجام دهیم؟

- ۱) 4 Add/sub , 5 shift
- ۲) 3 Add/sub , 5 shift
- ۳) 6 Add/sub , 6 shift
- ۴) 8 Add/sub , 6 shift

۲- برای انجام عملیاتی 16 بیتی از 4 واحد عملیاتی 4 بیتی زیر استفاده شده است. این چهار واحد با روش Carry ripple (اتصال خروجی Carry یک واحد به ورودی Carry واحد بعدی) به یکدیگر متصل شده‌اند. چنانچه یکی از ورودی‌های 16 بیتی 375 و ورودی دیگر 9760 باشد نتیجه خروجی 16 بیتی چه خواهد بود؟ (تمام اعداد در پایه 16 هستند)



۳- در مدار زیر بلوک B یک فلیپ‌فلاپ D است و عملیات زیر را انجام می‌دهد. $d_i = a_i b_i + a_i c_i + b_i c_i$ و $o_i = a_i \oplus b_i \oplus c_i$ می‌شوند. چنانچه تأخیر محاسبه O_i برابر با 20 نانو ثانیه و تأخیر محاسبه d_i برابر 15 نانو ثانیه و تأخیر فلیپ‌فلاپ 10 نانو ثانیه و پیروی کلاک 40 نانو ثانیه باشد مدار فوق جمع دو عدد هشت بیتی a و b را در چه زمانی انجام می‌دهد.



۴- حداقل سخت‌افزار لازم برای ساخت یک ضرب کننده آرایه‌ای (Array Multiplier) که عدد 5 بیتی $b_4 b_3 b_2 b_1 b_0$ را در عدد دوبیتی $a_1 a_0$ ضرب می‌نماید عدد AND دو ورودی و یک عدد جمع کننده بیتی می‌باشد.

- ۱) 6, 12
- ۲) 6, 10
- ۳) 5, 12
- ۴) 5, 10

۵- در عمل تقسیم در چه صورت divide-overflow رخ می‌دهد؟

- ۱) فقط زمانی که تقسیم به صفر انجام شود.
- ۲) عدد موجود در نیمه بالای خارج قسمت از مقسوم علیه بزرگ
- ۳) باقیمانده یک عدد منفی باشد.
- ۴) هیچکدام



(علوم کامپیوتر - سراسری ۸۰)

(مهندسی کامپیوتر - سراسری ۷۸)


(مهندسی کامپیوتر - سراسری ۸۰)

۶- در صورتیکه شکل زیر یک جمع‌کننده BCD باشد، چگونه می‌توان آن را تبدیل به یک جمع‌کننده/تفریق‌کننده BCD نمود؟


(مهندسی کامپیوتر - سراسری ۸۲)




(۲)



(۱)




(۴)



(۳)

(مهندسی کامپیوتر - سراسری ۸۱)

۷- اگر تعداد این سلولها دو برابر شود در تاخیر ماکزیمم چه اثری می‌گذارد؟



- (۱) 1.5 برابر می‌شود.
- (۲) دو برابر می‌شود.
- (۳) سه برابر می‌شود.
- (۴) تفاوتی نمی‌کند.

(علوم کامپیوتر - سراسری ۸۲)


۸- کدام گزاره صحیح است؟

- (۲) عمل shift left معادل ضرب در توانی از عدد 2 است.
- (۴) عمل جمع Floating-point جابجاپذیر نمی‌باشد.

- (۱) عمل جمع Floating-point همواره شرکت‌پذیر است.
- (۳) عمل shift right معادل تقسیم بر توانی از عدد 2 است.

کجه ۹- در شکل مقابل سه عدد چهار بیتی $(A_3 A_2 A_1 A_0)$ ، $(B_3 B_2 B_1 B_0)$ و $(C_3 C_2 C_1 C_0)$ را داریم. مقدار اولیه ثبات R_1 صفر است. محتویات اولیه شیفت‌دهنده را نیز داده‌ایم بعد از گذشت چهار پالس ساعت در خروجی جمع‌کننده چه مقداری قرار خواهد داشت؟


(مهندسی کامپیوتر - سراسری ۸۳)



- (۱) $(A_3 A_2 A_1 A_0) \times (B_3 B_2 B_1 B_0) + C_3 C_2 C_1 C_0$
- (۲) $(C_3 C_2 C_1 C_0) \times (B_3 B_2 B_1 B_0) + A_3 A_2 A_1 A_0$
- (۳) $(B_0 B_1 B_2 B_3) \times (A_3 A_2 A_1 A_0) + C_0 C_1 C_2 C_3$
- (۴) $(A_0 A_1 A_2 A_3) \times (B_0 B_1 B_2 B_3) + C_0 C_1 C_2 C_3$

کجه ۱۰- با استفاده از بلوکهای جمع‌کننده دهدهی یک رقمی (نشان داده شده در شکل زیر) مداری جهت انجام جمع موازی دهدهی 10 رقمی (با تکرار 10 واحد از این بلوکها) ساخته‌ایم. گیت‌های x و y (در شکل) و تأخیر نهایی جمع‌کننده 10 رقمی برابرند با: (تأخیر گیت‌ها را 10ns فرض کنید)

(مهندسی کامپیوتر - سراسری ۸۳)



- (۱) 1080ns, or, and
- (۲) 1060 ns, or, and
- (۳) 1080 ns, nor, and
- (۴) 1600 ns, nand, nand

کجه ۱۱- اگر بیت شماره 15 یک رجیستر 16 بیتی cpu مقدار داشته باشد، کدام جمله در رابطه با مقدار موجود در این رجیستر صحیح‌تر است؟

(علوم کامپیوتر - سراسری ۸۳)

- (۱) می‌تواند نشان دهنده یک عدد signed و یا unsigned باشد.
- (۲) می‌تواند نشان‌دهنده یک عدد مثبت یا منفی باشد.
- (۳) نشان دهنده یک عدد منفی است.
- (۴) می‌تواند نشان دهنده یک عدد مثبت یا منفی و یا یک عدد signed و یا unsigned باشد.

کجه ۱۲- یکی از روش‌های ضرب دو عدد روش جمع و شیفت است. به این ترتیب:

$$\begin{array}{r} 101 \\ \times 101 \\ \hline +101 \\ 000 \\ \hline 1111 \end{array} \rightarrow \text{شیفت به راست}$$

$$\begin{array}{r} 101 \\ \times 101 \\ \hline +101 \\ 000 \\ \hline 01111 \end{array} \rightarrow \text{شیفت به راست}$$

یعنی حاصل ضرب دو عدد 1111 است. $(5 \times 3 = 15)$ دیاگرام قالبی چنین مداری برای ضرب دو عدد چهاربیتی در شکل دیده می‌شود. خط کنترل در حقیقت رقم باقیمانده B است که اگر '1' باشد، اجازه می‌دهد A با محتویات آکومولاتور (پس از شیفت) جمع شود. برای اجرای کامل عمل ضرب در مجموع چند پالس کنترل (اعم از بافره آکومولاتور و ثبات B) لازم است؟

(مهندسی کامپیوتر - آزاد ۸۳)

- (۱) 12
- (۲) 4
- (۳) 16
- (۴) 14



۳۶- دو عدد A و B در نمایش ممیز شناور با طول میدان‌های زیر و با نمای اریب‌دار (Biased) چه حاصل جمعی دارد؟ (مهندسی کامپیوتر - سراسری ۹۵)

S	E	F
---	---	---

$$N = (-1)^s \times 2^{E-\text{biased}} \times 1.F$$

A	0	111	0010
---	---	-----	------

B	0	111	0001
---	---	-----	------

S : Sign : 1 bit

F : Fraction : 4 bits

E : Exponent : 3 bits

Biased = +4

0	111	0010	(۲)
---	-----	------	-----

(۴) غیرقابل نمایش

0	111	0011	(۱)
---	-----	------	-----

0	111	0001	(۳)
---	-----	------	-----

۳۷- کدام مورد با توجه به الگوریتم ضرب Booth، برای ضرب دو عدد n بیتی علامت‌دار مکمل 2، صحیح نیست؟ (مهندسی کامپیوتر - سراسری ۹۶)

(۱) اگر مضروب‌فیه عددی مثبت باشد: تعداد عمل جمع = تعداد عمل تفریق

(۲) در هر صورت تعداد عمل جمع و تفریق برابر هستند.

(۳) اگر مضروب‌فیه عددی منفی باشد: تعداد عمل تفریق = تعداد عمل جمع

(۴) در این الگوریتم همیشه عمل تفریق قبل از عمل جمع انجام می‌شود.

۳۸- چند مورد از گزاره‌های داده شده درست هستند؟ (مهندسی کامپیوتر - سراسری ۹۷)

(a) در ضرب دو عدد دودویی n بیتی به روش Booth، همیشه تعداد عمل تفریق بیشتر از تعداد عمل جمع است.

(b) در تقسیم دو عدد دودویی به روش غیرجبرانی (non - restoring) نیازی به مقایسه‌گر (comparator) نیست.

(c) در مدار ضرب‌کننده ترکیبی دو عدد دودویی 10 بیتی و 12 بیتی بدون علامت، از 120 گیت 2-input AND استفاده می‌شود.

(d) در تقسیم جبرانی (restoring) دو عدد دودویی، تعداد عمل تفریق مورد نیاز با تعداد عمل جمع جبرانی برابر است.

۴ (۴)

۳ (۳)

۲ (۲)

۱ (۱)

۳۹- برای جمع ترکیبی 9 عدد دودویی n بیتی به روش carry - save، حداقل تعداد جمع‌کننده carry - save کدام است؟

(مهندسی کامپیوتر - سراسری ۹۷)

(۴) بستگی به n دارد.

۱۱ (۳)

۹ (۲)

۷ (۱)

۴۰- دو عدد A = 1010010 مضروب و B = 1110011 مضروب فیه به روش Add & Shift در هم ضرب می‌شوند. تعداد عملیات جمع کدام

(مهندسی کامپیوتر - سراسری ۹۸)

است؟

۲ (۴)

۳ (۳)

۴ (۲)

۵ (۱)

پاسخنامه تست‌های طبقه‌بندی شده فصل دوم

۱- هیچکدام از گزینه‌ها صحیح نیست. به طور کلی در روش بوث تعداد shiftها برابر تعداد بیت‌های ضرب‌کننده (مضروب فیه) می‌باشد و تعداد جمع و تفریق نیز برابر تعداد تغییر بیت در آن است. یعنی در این جا ۶ عمل shift نیاز داریم و دنباله‌های "10" تعداد تفریق‌ها و دنباله‌های "01" (در مضروب فیه) تعداد جمع‌ها را نشان می‌دهد بنابراین 3 عمل Add/sub نیاز داریم.

0375

۲- گزینه «۴» مدار مورد نظر یک جمع‌کننده BCD است. 4 واحد از این مدار دو عدد دسیمال 4 رقمی را جمع می‌کند.

+ 9760

10135

خروجی ۴ رقمی برابر 0135 می‌باشد.

۳- گزینه «۳» سرعت مدار به پریود کلاک محدود می‌شود. ورودی‌های a_i و b_i در هر پریود کلاک (40ns) آماده می‌شود که در طول این مدت خروجی‌های o_i و d_i آماده می‌شوند. به راحتی می‌توان دید که پالس کلاک به اندازه‌ای طولانی می‌باشد که خروجی‌های لازم آماده باشند در غیر این صورت مدار رفتار درستی از خود نشان نمی‌داد.

$$8 \times 40 = 320ns$$

۴- گزینه «۴» یک ضرب‌کننده آرایه‌ای j بیتی در k بیتی به $k \times j$ گیت AND و $(j-1)$ جمع‌کننده k بیتی نیاز دارد.

۵- گزینه «۴» هرگاه نیمه بالای مقسوم بیشتر یا مساوی مقسوم علیه باشد و تعداد بیت‌های خارج قسمت محدود باشد مانند آنچه در مثال فصل دیده شد، سرریز رخ می‌دهد. در حالت تقسیم بر صفر نیز سرریز رخ می‌دهد که حالتی از جمله اول است.

۶- گزینه «۴» برای تفریق $A-B$ می‌توان A را با مکمل 10 عدد جمع کرد. یک روش مکمل 10 کردن این است که عدد B را مکمل 9 کنیم و با عدد 1 جمع کنیم. برای محاسبه مکمل 9 می‌توان ابتدا عدد را مکمل 1 کرد و سپس حاصل را با 1010 جمع نمود. لازم به ذکر است که با وارد کردن یک از طریق C_{in} و دادن ورودی ثابت 1001، در حقیقت عدد با 1010 جمع می‌شود.

۷- گزینه «۴» ورودی تمام FA ها پس از دو تاخیر در دسترس است (تأخیر در HA و OR) بنابراین افزایش سلولها تاثیری در تاخیر ندارد.

۸- گزینه «۲ و ۳»

الف - اگر X و Y و Z اعداد ممیز شناور باشند آنگاه $(x+y)+z \neq x+(y+z)$ زیرا به دلیل خطاهای گرد کردن ممکن است نتایج مختلف حاصل شود.
 ب - عمل $shift\ left$ به شرطی ضرب در توانی از ۲ می‌باشد که سرریز رخ ندهد.
 ج - عمل شیفت به راست منطقی برای اعداد بی‌علامت و عمل شیفت به راست حسابی برای اعداد علامت‌دار معادل تقسیم صحیح بر توانی از عدد ۲ می‌باشد.
 د - جمع ممیز شناور جابجایی پذیر است.
 گزینه‌های ۲ و ۳ می‌توانند صحیح باشند.

۹- گزینه «۱» برای سادگی ابتدا $C=0$ را در نظر می‌گیریم. در هر مرحله مقادیر بیت‌های A به ترتیب در بیت‌های B_3, B_2, B_1 و B_0 ضرب می‌شود و حاصل با نتیجه قبلی جمع می‌شود. در هر مرحله نتیجه قبلی یک بیت به چپ شیفت پیدا می‌کند چون حاصل جمع به بیت‌های 1 الی 8 جمع‌کننده منتقل می‌شوند و بیت صفر به $(C=0)$ متصل است.

$$\begin{array}{r}
 A_3B_3 \quad A_2B_3 \quad A_1B_3 \quad A_0B_3 \quad 0 \quad 0 \quad 0 \\
 + \quad A_3B_2 \quad A_2B_2 \quad A_1B_2 \quad A_0B_2 \quad 0 \quad 0 \\
 + \quad \quad A_3B_1 \quad A_3B_1 \quad A_1B_1 \quad A_0B_1 \quad 0 \\
 + \quad \quad \quad A_3B_0 \quad A_2B_0 \quad A_1B_0 \quad A_0B_0 \\
 \hline
 \text{حالی ضرب } A \times B
 \end{array}$$

۱۰- گزینه «۱» تاخیر یک جمع‌کننده ۴ بیتی برابر است با:

تعداد بیت‌ها $\leftarrow (4 \times 2)$ \rightarrow تعداد گیت‌های سریال در جمع‌کننده

$$8 \times \text{تأخیر یک گیت} = 8 \times 10 = 80 \text{ ns}$$

X_1 تأخیر ناشی از Y تأخیر ناشی از

$$9 \times 100 = 900 \text{ ns} = \text{تأخیر نقلی در مرتبه 10 دهم} ; 80 + 10 + 10 = 100 \text{ ns} = \text{انتقال نقلی به طبقه بعدی}$$

$$900 + 180 \text{ ns} = 1080 \text{ ns} = \text{تأخیر کل} \quad 80 \text{ ns} + 80 \text{ ns} + 20 = 180 \text{ ns} = \text{تأخیر جمع‌کننده BCD در طبقه آخر}$$

تأخیر ناشی از دو گیت سریال X و Y \rightarrow تأخیر مازول جمع‌کننده‌های بیت‌های بالایی
 تأخیر مازول جمع‌کننده‌های بیت‌های پایینی \leftarrow

۱۱- گزینه «۲» علامت‌دار بودن یا نبودن یک عدد بستگی به نظر طراح دارد و به صورت خاصی مشخص نمی‌شود. با ارزش‌ترین بیت در اعداد علامت‌دار نشان‌دهنده مثبت یا منفی بودن عدد است.

۱۲- گزینه «۱» $1 + 4 \times 2 + 3 = 12 \text{ clock} = 1 - \text{تعداد بیت‌ها} + 2 \times \text{تعداد بیت‌ها} + \text{بار کردن } B = \text{تعداد کلاک‌های لازم}$

۱۳- گزینه «۱» با توجه به چگونگی تولیدی $(V = C_7 \oplus C_8)$ ، در این ALU از روش مکمل ۲ استفاده می‌شود.

$$A - B = A + (2, s \text{ complement})(B) = A + \bar{B} + 1$$

$$= 11110000 + 2, s \text{ complement}(00010100) = 11110000 + 11101100 = 11011100$$



مدرسان شریف

فصل سوم

«ریز عملیات»

مقدمه

این فصل مقدمه‌ای بر طراحی یک پردازنده کامپیوتری ساده می‌باشد. نخست زبان RTL و قواعد آن معرفی و تشریح می‌شود، در ادامه به عملیات منطقی و پرکاربرد شیفت و انواع آن پرداخته خواهد شد. پس از آن با هدف تشریح چگونگی تبادل داده‌ها میان بخش‌های مختلف یک پردازنده، گذرگاه و روش‌های پیاده‌سازی آن شرح داده می‌شود. در پایان به معرفی چارت ASM به عنوان یک راهکار پرکاربرد در طراحی مدارات سخت‌افزاری خواهیم پرداخت. برای نمایش نقل و انتقال اطلاعات بین ثبات‌ها و تغییر آن‌ها از زبان نمادین RTL یا «زبان انتقال ثبات» (Register Transfer Language) استفاده می‌شود. در حقیقت می‌توان گفت کاربرد زبان RTL توصیف رفتار سخت‌افزار می‌باشد. این زبان یک زبان برنامه‌نویسی نمی‌باشد و صرفاً برای تشریح انتقال اطلاعات بین ثبات‌های یک سیستم دیجیتال استفاده می‌شود. دستورات یک زبان سطح بالا برای اجرا روی سخت‌افزار باید دستخوش چند پردازش واقع گردند. ابتدا دستورات یک زبان سطح بالا به زبان اسمبلی ترجمه می‌شود و پس از تولید کد عملیات در نهایت «ریز دستورات» یا میکروآپ‌ها (micro operation) ایجاد می‌گردند که بر روی سخت‌افزار اجرا خواهند شد.

تشکیلات سخت‌افزاری یک سیستم دیجیتال را می‌توان به صورت زیر دسته‌بندی نمود:

۱) تعداد ثبات‌های سیستم

۲) ترتیب انجام ریز دستورات (ریز عملیات)

۳) وجود کنترلی که باعث شروع ریز عملیات می‌گردد

قواعد مورد استفاده در زبان نمادین RTL در زیر بیان شده است:


۱- اصولاً از حروف بزرگ برای نام‌گذاری ثبات‌های سیستم استفاده می‌شود.

۲- ثبات آدرس حافظه با (Memory Address Register) MAR، ثبات شمارنده‌ی برنامه با (Program counter) PC و ثبات دستورالعمل با (Instruction Register) IR نمایش داده می‌شود.

۳- بیت‌های یک ثبات از سمت راست به چپ شماره‌گذاری می‌شوند.

۴- برای انتقال شرطی محتوای یک ثبات مانند R_1 به ثبات R_2 با شرط P ، از نمادگذاری مقابل استفاده می‌شود:

$$P: R_2 \leftarrow R_1$$



در این حالت در صورتی که $P = 1$ باشد مقدار R_1 به R_2 منتقل خواهد شد.

مدار سخت‌افزاری این عملیات در شکل مقابل آمده است:

۵- برای انجام چند عمل در یک زمان از جداکننده «ر» در بین آن‌ها استفاده می‌گردد. به عنوان مثال برای تعویض محتوای دو ثبات R_1 و R_2 در صورت

برقرار بودن شرط t از ریز دستور زیر استفاده می‌گردد:

$$t: R_2 \leftarrow R_1, R_1 \leftarrow R_2$$

۶- در یک ریز عملیات برای مشخص نمودن قسمتی از یک ثبات از «()» استفاده می‌گردد که شماره‌ی بیت‌های مورد نظر از ثبات داخل پرانتز نوشته

می‌شود و برای آدرس‌دهی به حافظه از «[]» استفاده می‌شود. به عنوان مثال ریز دستور زیر محتویات ثبات R_1 را در آدرسی از حافظه که توسط

$$M[AR] \leftarrow R_1$$

مشخص شده قرار می‌دهد:

$$AR \leftarrow R_1(0-7)$$

و ریز دستور روبرو بیت‌های 0 تا 7 (بایت کم ارزش) از ثبات R_1 را در ثبات AR قرار می‌دهد:

۷- برای این که دو شرط در یک ریز دستور AND و یا OR شوند در قسمت شرطی بین دو شرط به ترتیب "•" و "+" قرار داده می‌شود. به عنوان مثال

در ریز دستور روبرو در صورتی که $t_1 \text{ OR } t_2 = 1$ باشد آن‌گاه محتویات R_1 به R_2 منتقل می‌گردد:

و در دستور روبرو در صورتی که $t_1 \text{ AND } t_2 = 1$ باشد محتویات R_1 به R_2 منتقل می‌گردد:

اما دقت نمایید که عملگر "+" در قسمت دستورات به معنی جمع است، به عنوان مثال در ریز دستور زیر اگر $P_1 \text{ OR } P_2 = 1$ باشد آن‌گاه، حاصل

جمع R_1 و R_2 به R_3 منتقل خواهد شد:

۸- برای انجام عملیات AND و OR بر روی بیت‌های متناظر دو ثبات به ترتیب از نمادهای \vee و \wedge استفاده می‌شود. همچنین برای مکمل کردن تمام

بیت‌های یک ثبات مانند R از نماد \bar{R} و برای برقرار نبودن یک شرط مانند P از نماد P' استفاده می‌گردد.

به عنوان مثال در ریز عمل روبرو در صورتی که $P = 1$ و $q = 0$ باشد آن‌گاه مکمل دوی R_1 به R_2 منتقل می‌گردد.

مثال ۱: R_0, R_1, R_2, R_3 ثباتهای n بیتی هستند. فیلیپ‌فلاپهای E, S, F_0, F_1, F_2 در سیستم وجود دارند، مجموعه ریز دستورهای زیر

چه عملی را انجام می‌دهند؟ (در ابتدا $S = 1$ برقرار است)

$$S : R_3 \leftarrow 0, S \leftarrow 0, F_0 \leftarrow 1, R_1 \leftarrow R_0, R_3 \leftarrow 0$$

$$F_0 : R_1 \leftarrow \bar{R}_1, F_0 \leftarrow 0, F_1 \leftarrow 1$$

$$F_1 : R_1 \leftarrow R_1 + 1, F_1 \leftarrow 0, F_2 \leftarrow 1$$

$$F_2, R_2 \leftarrow R_2 + R_1, F_2 \leftarrow 0, F_3 \leftarrow 1$$

$$F_3 : F_3 \leftarrow 0, \text{IF}(R_2 < 0) \text{ then } [R_2 \leftarrow R_2 + R_0, E \leftarrow 1] \text{ else } [R_3 \leftarrow R_3 + 1, F_2 \leftarrow 1]$$

$E : \text{halt}$

۱) محتویات R_2 بر R_0 تقسیم می‌شود R_2 خارج قسمت و R_3 باقیمانده است.

۲) محتویات R_2 بر R_0 تقسیم می‌شود. R_3 خارج قسمت و R_2 باقیمانده است.

۳) محتویات R_2 با R_2 مقایسه می‌گردد اگر R_2 بزرگتر باشد R_3 صفر می‌شود و در غیر این صورت R_3 یک می‌شود.

۴) محتویات R_0 با R_2 مقایسه می‌گردد اگر R_2 کوچکتر باشد R_3 صفر می‌شود و در غیر این صورت R_3 یک می‌گردد.

پاسخ: گزینه «۱» در دستور نخست یعنی S ، برای آن که مقدار R_0 بدون تغییر حفظ شود، مقدار آن به رجیستر R_1 منتقل شده است. در

شرطها F_0 و F_1 مکمل دوم R_1 که در حقیقت همان R_0 می‌باشد، محاسبه می‌شود. (در F_0 هر بیت آن معکوس و در F_1 با یک جمع می‌گردد.) در

شرط F_2 ، مقدار جدید R_1 که همان مکمل دوم R_0 می‌باشد، با R_2 جمع می‌گردد. بدین ترتیب مقدار $R_2 = R_2 - R_0$ خواهد بود. در F_3 کنترل

می‌گردد که آیا R_2 منفی شده است یا خیر، اگر مثبت باشد به مقدار R_3 یک واحد افزوده می‌شود و به F_2 بر می‌گردیم. مجدداً مقدار R_0 از R_1 کم

می‌شود زیرا در R_1 مکمل دوم R_0 قرار گرفته است. همان‌طور که دیده می‌شود، در هر بار اجرای دنباله F_2 و F_3 ، یک واحد به R_3 اضافه و به اندازه

R_0 از R_2 کاسته می‌شود. این دنباله اجرا می‌شود تا آنجا که مقدار R_2 کوچک‌تر از صفر شود، در این حالت مقدار R_0 به R_2 اضافه می‌شود و


اجرای برنامه خاتمه می‌یابد، این شرط پایان یک تقسیم است. بنابراین مجموعه دستورات فوق عمل تقسیم R_2 بر R_0 را انجام می‌دهند. در پایان برنامه

خارج قسمت در R_3 و باقی‌مانده در R_2 قرار دارد. (این عمل تقسیم به روش غیر ترمیم است زیرا هر بار از مقدار R_2 کاسته می‌شود و سرانجام تعداد

باقی‌مانده را در خود ذخیره می‌کند.)


پر واضح است که می‌توان ریز عملیات بیان شده را بر روی تعداد خاصی از بیت‌های یک ثبات نیز انجام داد. شکل زیر مدار سخت‌افزاری لازم برای انجام

عملیات منطقی شامل AND، OR، XOR و NOT را نشان می‌دهد:



به عنوان مثال برای این که چهار بیت کم ارزش یک ثبات را برابر 1010 قرار دهیم، ابتدا 0000 را با چهار بیت کم ارزش آن AND و سپس

دنباله 1010 را با آن‌ها OR می‌نماییم. AND اولیه برای اطمینان از صفر شدن مقدار اولیه چهار بیت پایین ثبات موردنظر می‌باشد.



مثال ۲: در شکل زیر کدام یک از موارد انتقال رجیستری (RTL) قابل اجرا می‌باشد.

$$x : R_1 \leftarrow R_2 \quad (۱)$$


$$xT : R_1 \leftarrow R_2 \quad (۲)$$

$$\bar{x}T : R_1 \leftarrow R_2 \quad (۳)$$

$$T\bar{x} : R_1 \leftarrow R_1 + R_2 \quad (۴)$$

پاسخ: گزینه «۳» با توجه به شکل داده شده، اگر x برابر صفر و T برابر یک باشد آنگاه ورودی R_2 از مالتی پلکسر انتخاب و خط $load$ از ثبات R_1 فعال می‌گردد. بنابراین ریز عمل $R_1 \leftarrow R_2$ انجام می‌گیرد.

مثال ۳: برای انجام هر یک از عملیات $R_1 \leftarrow R_1 + R_2$ و $R_1 \leftarrow R_2 + R_3$ در طرح مسیر داده شده (Data path) کاملاً سنکرون به شکل زیر، به ترتیب به چند پالس ساعت نیاز است؟ (پریود پالس ساعت به اندازه کافی زیاد است).



$$۱ و ۲ \quad (۱)$$

$$۲ و ۲ \quad (۲)$$

$$۳ و ۲ \quad (۳)$$

$$۳ و ۳ \quad (۴)$$

پاسخ: گزینه «۲» برای $R_1 \leftarrow R_1 + R_2$ به کلاک‌های زیر احتیاج داریم:

کلاک اول: $T - \text{Reg} \leftarrow R_2$


کلاک دوم: $R_1 \leftarrow R_1 + T - \text{Reg}$

برای $R_1 \leftarrow R_2 + R_3$ به کلاک‌های زیر احتیاج داریم:

کلاک اول: $T - \text{Reg} \leftarrow R_2$

کلاک دوم: $R_1 \leftarrow T - \text{Reg} + R_3$

مثال ۴: فرض کنید در ساختار زیر بخواهیم عمل $R_1 \leftarrow 4 \times R_1$ را انجام دهیم، به چند سیکل ساعت نیاز داریم؟



$$۳ \quad (۱)$$

$$۴ \quad (۲)$$

$$۵ \quad (۳)$$

$$۶ \quad (۴)$$

پاسخ: گزینه «۲» پالس‌های لازم به صورت زیر است:

پالس اول: $A \leftarrow R_1, B \leftarrow R_1$

پالس دوم: $R_1 \leftarrow A + B$ ($A = B = R_1$)

پالس سوم: $A \leftarrow R_1, B \leftarrow R_1$ (در این پالس A, B و R_1 دو برابر R_1 اولیه می‌باشند)

پالس چهارم: $R_1 \leftarrow A + B$ (ثبات R_1 چهار برابر R_1 اولیه می‌باشد)



علاوه بر ریز عملیات منطقی و محاسباتی بیان شده، یکی از ریز عملیات مهم شیفت می‌باشد که در حالت کلی می‌توان این ریز عملیات را به سه دسته تقسیم نمود:

۱- شیفت منطقی (logical shift) ۲- شیفت چرخشی (rotate shift) ۳- شیفت محاسباتی یا شیفت ریاضی (arithmetic shift)



شیفت منطقی: دو نوع شیفت منطقی بر روی ثبات‌ها قابل انجام است.

۱) در شیفت به چپ از ورودی سری صفر وارد می‌شود و به بیت کم ارزش منتقل می‌گردد و بقیه بیت‌ها به سمت چپ شیفت داده می‌شوند.

۲) در شیفت به راست ورودی سری مدار (که باز هم صفر می‌باشد) به با ارزش‌ترین بیت وارد می‌شود و بقیه بیت‌ها به سمت راست شیفت پیدا می‌کنند.



شیفت چرخشی: در شیفت چرخشی به چپ خروجی سری ثبات به ورودی سری ثبات متصل می‌باشد و بیت‌ها به سمت چپ شیفت می‌یابند و در شیفت به راست همین اتفاق با شیفت به راست بیت‌ها صورت می‌پذیرد:



شیفت ریاضی: در شیفت ریاضی ثبات‌ها حاوی اعداد علامت‌دار در نظر گرفته می‌شوند. در شیفت ریاضی به راست بیت‌ها شبیه به شیفت منطقی به راست شیفت پیدا می‌کنند اما در نهایت بیت علامت ثابت باقی می‌ماند شکل روبرو نحوه انجام شیفت ریاضی به راست را نشان می‌دهد: در شیفت ریاضی به چپ عملیات مانند شیفت منطقی به چپ صورت می‌پذیرد اما در صورتی که پس از انجام عمل شیفت بیت علامت تغییر یابد آن‌گاه نتیجه قابل قبول نمی‌باشد و سرریز رخ داده است.




نکته: هر شیفت ریاضی به راست معادل تقسیم عدد مورد نظر بر ۲ می‌باشد و هر شیفت ریاضی به چپ معادل ضرب عدد مورد نظر در ۲ می‌باشد.

برای کنترل وجود یا عدم وجود سرریز در عملیات شیفت چرخشی به چپ کافیست قبل از عملیات شیفت کنترل شود که آیا دو بیت با ارزش با یکدیگر متفاوت می‌باشند یا نه. در صورت متفاوت بودن سرریز رخ خواهد داد. بنابراین می‌توان بیت سرریز V را به صورت زیر تعریف نمود که در صورت صفر بودن


V سرریز رخ نمی‌دهد و در صورتی که $V = 1$ باشد، سرریز رخ خواهد داد:

شکل زیر مدار سخت‌افزاری لازم برای عملیات شیفت را نشان می‌دهد:



جدول عملکرد

Select	Output			
	H ₀	H ₁	H ₂	H ₃
0	I _R	A ₀	A ₁	A ₂
1	A ₁	A ₂	A ₃	I _L



با توجه به مطالب بیان شده می‌توان گفت هر بیت از مدار محاسبه و منطق ALU باید به صورت مقابل باشد:

مثال ۵: عملیات میکروی زیر در یک سیستم دیجیتال تعریف شده‌اند. S و F و D فیلیپ‌فلاپ‌های کنترلی سیستم می‌باشند. ثبات‌های A ، B و $CNTR$ ثبات‌های پردازنده سیستم بوده و همگی n بیتی هستند. سیستم دارای یک مقایسه‌کننده n بیتی و یک تفریق‌کننده n بیتی است. سیستم در ابتدا با فعال شدن فیلیپ‌فلاپ S شروع بکار می‌کند. سیستم زیر چه عمل ریاضی را انجام می‌دهد و نتیجه (نتایج) حاصل در کدام ثبات قرار می‌گیرد؟

$S: S \leftarrow 0, F \leftarrow 1, D \leftarrow 0, CNTR \leftarrow 0$

$F: f(A \geq B) \text{ then } (A \leftarrow A - B, CNTR \leftarrow CNTR + 1) \text{ else } (F \leftarrow 0, D \leftarrow 1)$

$D: \text{halt}$

(۲) تقسیم A بر B و خارج قسمت در B

(۴) تقسیم A بر B و خارج قسمت در $CNTR$ و باقیمانده در A

(۱) تقسیم A بر B و خارج قسمت در A

(۳) تقسیم B بر A و خارج قسمت در $CNTR$

پاسخ: گزینه «۴» در شرط F تا زمانی که A بزرگ‌تر یا مساوی B باشد، مقدار B را از A کم می‌کند و الگوریتم تا جایی ادامه می‌یابد که A کوچک‌تر از B شود. مشابه آنچه قبلاً بیان شد، مجموعه دستورات تقسیم A بر B را پیاده‌سازی می‌کند که در نهایت مقدار خارج قسمت در $CNTR$ و باقی‌مانده در A قرار می‌گیرد زیرا هر بار مقدار B از A کاسته شده و نتیجه در ثبات A ذخیره می‌شود.

مثال ۶: یک مکانیزم سخت‌افزاری دارای دو ثبات A و B و چهار فیلیپ‌فلاپ p, s, e, q توسط ریز دستورات زیر توصیف شده است. کدام گزینه در مورد عملکرد این مکانیزم صحیح است؟

$s: s \leftarrow 0, e \leftarrow 0, p \leftarrow 1, q \leftarrow 0$

$p: p \leftarrow 0, \text{ IF}(A < B) \text{ then } (e \leftarrow 1) \text{ else } (q \leftarrow 1)$

$q: A \leftarrow A - B, p \leftarrow 1, q \leftarrow 0$

$e: \text{halt}$


(۱) این مکانیزم حاصل تفریق $A - B$ را محاسبه و در A قرار می‌دهد.

(۲) این مکانیزم باقیمانده تقسیم صحیح A بر B را محاسبه و در A قرار می‌دهد.

(۳) از نظر سخت‌افزاری پیاده‌سازی مکانیزم توصیف شده به خاطر تناقض در عملیات غیر ممکن است.

(۴) از نظر سخت‌افزاری پیاده‌سازی مکانیزم توصیف شده به خاطر عدم وجود ترتیب زمانی عملیات غیر ممکن است.

پاسخ: گزینه «۲» این RTL با سیگنال S شروع و q خاتمه می‌یابد. مشابه مثال قبل عملیات تقسیم A/B را با تفریق‌های متوالی انجام داده و در پایان باقیمانده در رجیستر A قرار می‌گیرد.




مثال ۷: مدار ۴ بیتی ریاضی زیر با یک خط کنترلی S و دو ثبات ۴ بیتی A و B مفروض است به جای بلوک F مداری با کدام یک از ترکیب‌های زیر را قرار دهیم تا وقتی که $S = 0$ باشد مدار عمل $A + B$ و وقتی $S = 1$ باشد، مدار $A - B$ را با استفاده از مکمل دوی ثبات B انجام دهد.

(۲) دروازه XNOR

(۱) دروازه NOT

(۴) هیچکدام

(۳) دروازه XOR



پاسخ: گزینه «۳» می‌توان F را چهار دروازه XOR فرض کرد که خط کنترلی S را با تک‌تک بیت‌های B ، XOR می‌کند. در این حالت اگر $S = 0$ باشد، B به جمع‌کننده وارد می‌شود و اگر $S = 1$ باشد، $\bar{B} + 1$ یا همان مکمل ۲ عدد B به جمع‌کننده وارد می‌شود به این ترتیب عمل تفریق را می‌توان انجام داد. شکل روبه‌رو F را نشان می‌دهد.

مثال ۸: در عملیات شیفت برای نمایش سرریز از رابطه $V = R_{n-1} \oplus R_{n-2}$ استفاده می‌شود. برای اینکه در یک شیفت به چپ سرریز رخ دهد مقدار V باید چه عددی را به خود اختصاص دهد؟

$V = R_{n-2}$ (۴)


$V = R_{n-1}$ (۳)

$V = 0$ (۲)


$V = 1$ (۱)

پاسخ: گزینه «۱» اگر R_{n-1} و R_{n-2} با هم متفاوت باشد، در شیفت به چپ سرریز رخ می‌دهد. زیرا بیت علامت عوض می‌شود. در این حالت بیت سرریز (V) برابر یک می‌شود.

گذرگاه (BUS)



برای ارتباط بین ثبات‌های مختلف یک سیستم و انجام ریز عملیات بیان شده، ثبات‌ها باید بتوانند اطلاعات خود را به یکدیگر منتقل نمایند. برای انجام این کار می‌توان تمام ثبات‌ها را مستقیماً به یکدیگر متصل کرد اما در این حالت با زیاد شدن تعداد ثبات‌ها، هزینه بسیار زیادی برای ایجاد اتصالات نیاز خواهد بود. به عنوان مثال اگر سیستم شامل پنج ثبات باشد آن‌گاه نحوه ارتباط آن‌ها به صورت روبه‌رو خواهد بود:




روش دیگر ایجاد ارتباط بین ثبات‌ها استفاده از یک گذرگاه مشترک بین آن‌هاست که تمام ثبات‌ها می‌توانند داده‌های خود را بر روی این گذرگاه مشترک قرار دهند و یا ورودی خود را از این گذرگاه دریافت نمایند. شکل روبه‌رو یک حالت کلی از گذرگاه مشترک را نمایش می‌دهد.

در صورت استفاده از گذرگاه مشترک هزینه سخت‌افزاری ایجاد ارتباط بین ثبات‌ها کمتر خواهد بود اما مدار کنترلی پیچیده‌تر خواهد شد. در ادامه چگونگی ساخت سخت‌افزار لازم برای ایجاد یک گذرگاه مشترک به دو روش شرح داده شده است.


پیاده‌سازی گذرگاه مشترک به وسیله گیت‌های بافر سه حالت

یک گیت بافر سه حالت (tri-state buffer) دارای یک ورودی معمولی، یک ورودی کنترلی و یک خروجی است که خروجی آن توسط مقدار ورودی و همچنین ورودی کنترلی تعیین می‌گردد. در شکل زیر یک گیت بافر سه حالت نشان داده شده است.



ورودی کنترلی C	A	خروجی
0	0	امپدانس بالا
0	1	امپدانس بالا
1	0	0
1	1	1

در صورتی که ورودی کنترلی برابر یک باشد آن‌گاه خروجی مدار همان ورودی A می‌باشد و اگر ورودی کنترلی برابر صفر باشد آن‌گاه خروجی مدار غیر فعال و در حالت امپدانس بالا (high impedance) می‌باشد.



با توجه به ویژگی مهم گیت‌های بافر سه حالت که می‌توانند دارای خروجی در حالت غیرفعال باشند، می‌توان خروجی چند گیت بافر سه حالت را به یکدیگر متصل نمود با این شرط که فقط ورودی کنترلی یکی از آن‌ها برابر یک باشد. در حالت کلی برای پیاده‌سازی یک گذرگاه مشترک که برای ایجاد ارتباط بین n عدد ثبات k بیتی قابل استفاده باشد، از k سطح از بافرهای سه حالت استفاده می‌گردد که در هر سطح n عدد گیت بافر سه حالت قرار دارد و همچنین به یک دیکدر با قابلیت انتخاب n حالت به عنوان خطوط کنترلی گیت‌های سه حالت نیاز می‌باشد.

به عنوان مثال در شکل فوق یک سطح از گیت‌های بافر سه حالت برای ایجاد گذرگاه مشترک مشاهده می‌شود. این گذرگاه برای سیستمی که متشکل از چهار ثبات A, B, C, D می‌باشد، نشان داده شده است. در این شکل بیت اول از هر ثبات نشان داده شده است و به تعداد بیت‌های ثبات‌ها به سطوح این چینی از گیت‌های بافر سه حالت نیاز خواهیم داشت که در هر لحظه با توجه به خطوط انتخاب دیکدر استفاده شده، بیت‌های یکی از ثبات‌ها بر روی گذرگاه قرار خواهد گرفت.




مدرسان شریف

فصل چهارم

«تشریح کامپیوتر پایه و پیاده‌سازی واحد کنترل»


مقدمه

در این فصل یک کامپیوتر پایه به همراه اجزای اصلی آن معرفی می‌گردد. پس از آن به دو روش کلی طراحی واحد کنترل یعنی روش سخت‌افزاری و روش نرم‌افزاری اشاره خواهد شد و چگونگی پیاده‌سازی این دو روش به همراه مزایا و معایب آن‌ها تشریح می‌شود. برای درک بهتر بخش‌هایی از واحد کنترل ساختار کامپیوتر پایه نامبرده با استفاده از دو روش فوق پیاده‌سازی می‌گردد. مبحث وقفه نیز به صورت اجمالی در این فصل تشریح خواهد شد و در پایان فصل نیز حافظه نانو و کاربرد آن به همراه مثال‌هایی ذکر می‌شود.



در ابتدا یک کامپیوتر پایه و تشکیلات مربوط به آن را تشریح می‌کنیم و در نهایت مطالب مربوط به کنترل ریز برنامه‌ریزی شده و مقایسه آن با کنترل سخت‌افزاری بحث می‌گردد. هر دستور کامپیوتر یک کد عملیاتی (Instruction code) نامیده می‌شود، این کد عملیاتی دنباله‌ای باینری است که نشان‌دهنده‌ی نوع عملیات موردنظر و آدرس عملوند مورد نیاز و همچنین آدرس مکانی از حافظه که نتیجه عملیات در آن ذخیره می‌گردد (در صورت لزوم)، می‌باشد. اصولاً فرض بر این است که دستورات کامپیوتر و اطلاعات مربوط به عملوندها در قسمت‌های جداگانه حافظه ذخیره شده‌اند. اگر در کامپیوتر پایه موردنظر از یک حافظه با 4096 کلمه 16 بیتی استفاده شده باشد آن‌گاه می‌توان شکل کلی حافظه را به صورت روبرو در نظر گرفت:

بنابراین هر دستورالعمل (Instruction) دارای 16 بیت می‌باشد و از آن‌جا که حافظه دارای $2^{12} = 4096$ کلمه است بنابراین 12 بیت برای آدرس‌دهی حافظه مورد نیاز است و در نتیجه 4 بیت برای تعیین کد عملیات (op-code) در هر دستور قابل استفاده می‌باشد. شکل کلی یک عملوند و یک کد دستورالعمل را می‌توان به صورت زیر در نظر گرفت:




در دستوراتی که به آدرس‌دهی نیاز ندارند، قسمت 12 بیتی استفاده شده برای آدرس می‌تواند جهت اهداف دیگر مانند تعیین جزئی‌تر نوع دستورالعمل مورد بهره‌برداری قرار گیرد. انواع ثبات‌هایی که در کامپیوتر پایه مورد استفاده قرار می‌گیرد، در جدول زیر ارائه شده است.

عملکرد	نام ثبات	تعداد بیت‌ها	نماد ثبات
نگهداری عملوند حافظه	Data register	16	DR
نگهداری آدرس حافظه	Address register	12	AR
ثبات پردازنده	Accumulator	16	AC
نگهداری کد دستورالعمل	Instruction register	16	IR
نگهداری آدرس دستورالعمل	Program counter	12	PC
نگهداری داده‌های موقت	Temporary register	16	TR
نگهداری کاراکتر ورودی	Input register	8	INPR
نگهداری کاراکتر خروجی	Out put register	8	OUTR




ثبات‌های PC و AR برای آدرس‌دهی به حافظه استفاده می‌گردند بنابراین هر کدام 12 بیتی می‌باشند، ثبات PC در هر لحظه آدرس دستوری را که باید پس از دستور در حال اجرا، اجرا شود مشخص می‌نماید و ثبات AR برای آدرس‌دهی به حافظه در عمل خواندن و یا نوشتن مورد استفاده قرار می‌گیرد. ثبات IR نگه‌دارنده دستور خوانده شده می‌باشد بنابراین 16 بیتی است و ثبات DR نیز حاوی اطلاعات خوانده شده از حافظه خواهد بود. ثبات AC یک ثبات همه منظوره است و ثبات TR برای ذخیره نتایج موقت در محاسبات استفاده می‌گردد همچنین فلیپ‌فلاپ E برای نتیجه رقم نقلی ایجاد و در طول محاسبات استفاده شده است. نحوه ارتباط بین ثبات‌های مطرح شده توسط یک گذرگاه مشترک (که نحوه‌ی پیاده‌سازی آن در فصل قبل بررسی شد) در شکل زیر آمده است.



همان‌گونه که در شکل مشخص می‌باشد، یک گذرگاه مشترک 16 بیتی برای ایجاد ارتباط بین ثبات‌ها استفاده شده است که با استفاده از خطوط $S_2 S_1 S_0$ در هر لحظه یکی از ثبات‌ها می‌تواند انتخاب گردد. در صورت انتخاب یک ثبات و فعال بودن خط بار کردن آن (LD) اطلاعات موجود بر روی باس (گذرگاه مشترک) در آن ثبات قرار می‌گیرد.

با توجه به این که ثبات AC ورودی مستقیمی از باس دریافت نمی‌کند بنابراین اطلاعات خوانده شده از حافظه را می‌توان به تمام ثبات‌ها به جز AC وارد نمود. دقت کنید که ثبات‌های OUTR و INPR هشت بیتی‌اند و تنها با هشت بیت کم‌ارزش باس تبادل اطلاعات می‌نمایند و با استدلالی مشابه ثبات‌های AR و PC با 12 بیت کم‌ارزش باس تبادل اطلاعات می‌نمایند. در صورتی که ورودی INR یک ثبات فعال باشد آن‌گاه محتوای ثبات مربوطه یک واحد افزایش می‌یابد. ورودی CLR برای پاک کردن محتوای یک ثبات استفاده می‌گردد.



باس ذکر شده با استفاده از MUX و یا بافر سه حالت پیاده‌سازی می‌شود. خطوط خروجی باس با سه سیگنال S_2, S_1, S_0 کنترل می‌شود. در صورت پیاده‌سازی باس با استفاده از MUX، ساختار آن به صورت شکل روبرو است. دقت کنید که خروجی باس به تمامی ورودی‌های ثابت‌ها (به جز AC) و ورودی‌های حافظه متصل است. البته همان طور که در شکل مشاهده می‌شود، ثابت‌های AC می‌تواند داده‌های خود را بر روی گذرگاه مشترک قرار دهد.

با توجه به خطوط انتخاب شرح داده شده می‌توان شکل زیر را در مورد نحوه عملکرد خطوط انتخاب در نظر گرفت.

به طور خلاصه اجزای کامپیوتر پایه‌ای که در این فصل شرح داده شده است، به صورت زیر می‌باشد:

۱- یک حافظه با اندازه 4096×16 bit

۲- نه عدد ثابت: SC, INPR, OUTR, TR, IR, AC, DR, PC, AR

۳- هفت فلیپ‌فلاپ: FGO, FGI, IEN, R, E, S, I

۴- دو عدد دیکدر: یک دیکدر 3×8 برای دیکد نمودن opcode دستورات و دیگری 4×16 برای ایجاد سیگنال‌های زمانی


۵- یک باس مشترک 16 بیتی

۶- گیت‌های منطقی کنترل

برای این که هر یک از ثابت‌ها محتوای باس را دریافت نمایند (به جز ثابت‌های AC و INPR که مستقیماً از باس ورودی دریافت نمی‌کنند)، کافیست خط LD آن‌ها فعال گردد و برای این که محتوای باس در حافظه نوشته شود باید خط write حافظه فعال باشد. همچنین برای این که محتوای یک ثابت بر روی باس قرار گیرد کافیست که با استفاده از خطوط انتخاب $S_2S_1S_0$ ثابت موردنظر انتخاب گردد. قرار دادن محتوای حافظه بر روی باس توسط خطوط $S_2S_1S_0$ و فعال شدن خط Read انجام می‌شود. جدول زیر نحوه‌ی انتخاب ثابت‌های مختلف و حافظه را توسط خطوط $S_2S_1S_0$ نشان می‌دهد.

S_2	S_1	S_0	ثبات انتخاب شده برای قرار دادن محتویات بر روی باس
0	0	0	هیچ‌کدام
0	0	1	AR
0	1	0	PC
0	1	1	DR
1	0	0	AC
1	0	1	IR
1	1	0	TR
1	1	1	Memory

مثال: تعداد بیت‌های لازم برای رجیسترهای DR, AR, AC, CAR و SBR و همچنین بیت‌های PC را مشخص کنید.



- AC = 16, CR = 16
- AR : Address Register SBR = 11, CAR = 11 (۱)
- PC = 12, AR = 12
- AC = 16, CR = 12
- PC : Program Counter SBR = 7, CAR = 16 (۲)
- PC = 12, AR = 11
- AC = 12, CR = 12
- AC : Accumulator SBR = 16, CAR = 16 (۳)
- PC = 11, AR = 11
- AC = 16, CR = 16
- DR : Data Register SBR = 7, CAR = 7 (۴)
- PC = 11, AR = 11
- AC = 16, DC = 16




مدرسان شریف

فصل پنجم

«واحد پردازش مرکزی CPU»


مقدمه

این فصل به پردازنده و مسایل درون آن اختصاص دارد، نخست با معماری کلی داخلی پردازنده و چگونگی ارتباط آن با ماژول‌های بیرونی یعنی حافظه و ورودی - خروجی‌ها آشنا خواهیم شد. سپس به بررسی معماری‌های مختلف پردازنده از حیث تعداد عملوندها در دستورات پردازنده خواهیم پرداخت. پس از آن ساختار پشته معرفی می‌گردد و نحوه استفاده از آن برای محاسبات ریاضی شرح داده می‌شود. انواع آدرس‌دهی و مبحث وقفه موضوعات دیگری هستند که در ادامه فصل به آن‌ها اشاره می‌شود. سرانجام دو معماری متفاوت در پردازنده‌ها یعنی RISC و CISC معرفی، تشریح و مزایا و معایب هر کدام بیان می‌شود.




واحد پردازش مرکزی (Central Process Unit)، عمل پردازش داده‌ها را در یک سیستم کامپیوتری انجام می‌دهد؛ واحد پردازش مرکزی را می‌توان متشکل از سه مؤلفه اصلی دانست که عبارتند از واحد کنترل، مجموعه ثبات‌های CPU و واحد محاسباتی - منطقی (Arithmetic Logic Unit) این سه مؤلفه را می‌توان در دو بخش کنترل (Control section) و بخش داده (data section) قرار داد. در برخی موارد به مجموعه ثبات‌های پردازنده، register file نیز می‌گویند.

بخش داده شامل رجیسترهای CPU و ALU می‌باشد. بخش کنترل وظیفه تفسیر دستورالعمل‌ها و تولید سیگنال‌های کنترلی برای انجام صحیح این دستورالعمل‌ها را بر عهده دارد. ثبات‌های PC و IR و در برخی موارد DR، ارتباط اصلی بین این بخش داده و کنترل را انجام می‌دهند. در حالت کلی دستورات از حافظه خوانده و به CPU منتقل می‌شوند. پس از تفسیر و اجرای ریز عملیات مورد نظر و انجام محاسبات در واحد ALU نتیجه به حافظه منتقل می‌گردد، ارتباطی مشابه آنچه بین پردازنده و حافظه وجود دارد. بین CPU و دستگاه‌های ورودی/خروجی (I/O) نیز می‌تواند رخ دهد. این نحوه ارتباط در شکل زیر نشان داده شده است.



بدیهی است که حافظه مستقیماً آدرسی ایجاد نمی‌کند و آدرس‌دهی حافظه نیز از طریق CPU انجام می‌شود، بنابراین ارتباط بین گذرگاه آدرس (Address Bus) با CPU و حافظه به صورت یک‌طرفه از سمت پردازنده به گذرگاه آدرس و سپس حافظه خواهد بود. در حقیقت مجموعه رجیسترهای CPU را می‌توان به عنوان یک حافظه موقتی کوچک و سریع در نظر گرفت که مستقل از حافظه اصلی برای ذخیره نتایج موقتی استفاده می‌شوند. برای دسترسی به هر یک از رجیسترهای CPU نیز باید یک آدرس مناسب ایجاد گردد. به دلیل تعداد کم این رجیسترها، طول آدرس آنها بسیار کوتاه خواهد بود و به راحتی توسط یک مالتی پلکسر تولید می‌شوند.


نحوه ارتباط بین قسمت‌های داخلی مسیر داده (data path) را می‌توان به صورت زیر در نظر گرفت.



در این شکل با توجه به سیگنال‌های کنترلی تعیین شده توسط واحد کنترلی، دو ورودی برای ALU به عنوان دو رجیستر منبع انتخاب می‌شوند و نتیجه نهایی از ALU به رجیستر مقصد منتقل می‌گردد. خطوط ضخیم نشان‌دهنده گذرگاه مشترک (Bus) می‌باشند که می‌توان آن را با یکی از روش‌های بررسی شده در فصل سوم پیاده سازی نمود.

برای انتخاب هر یک از رجیسترهای ورودی ALU می‌توان از یک مالتی پلکسر استفاده نمود و برای انتخاب رجیستر مقصد برای انتقال خروجی ALU کفایست از یک دیکدر برای آدرس‌دهی استفاده شود.

اگرهفت ثابت R_1 تا R_7 را در قسمت مسیر داده (data path) در نظر بگیریم آنگاه می‌توان نحوه اتصال قسمت‌های بخش داده را که شامل چگونگی ارتباط بین ALU و ثبات‌های پردازنده می‌باشد، به صورت زیر در نظر گرفت.



بیت‌های OPR در این شکل به منظور تعیین نوع عملیات محاسباتی و منطقی در ALU استفاده شده‌اند، هم چنین توسط دو مالتی پلکسر ثبات‌های ورودی ALU تعیین می‌شوند و با استفاده از دیکدر 3×8 موجود، خط بار کردن (load) یکی از ثبات‌ها به عنوان ثبات مقصد انتخاب می‌گردد.

به عنوان مثال برای انجام عمل $R_6 \leftarrow R_4 - R_5$ واحد کنترل باید با ایجاد سیگنال‌های کنترلی عملیات زیر را آغاز نماید:

- تعیین خطوط SELA به طوری که باعث انتخاب ثبات R_4 به عنوان خروجی MUX اول شود.
- تعیین خطوط SELB به طوری که باعث انتخاب ثبات R_5 به عنوان خروجی MUX دوم شود.
- تعیین بیت‌های OPR به طوری که باعث انجام تفریق $A - B$ گردد.
- تعیین خطوط SELD به طوری که خط بار کردن مربوط به ثبات R_6 فعال گردد.

بنابراین واحد کنترل باید ۹ بیت جهت تعیین خطوط انتخاب SELA، SELB و SELD و هم چنین ۵ بیت برای تعیین نوع عملیات ALU (که در شکل با OPR نشان داده شده است) را به عنوان یک کلمه کنترلی (control word) تولید نماید. بنابراین شکل کلی یک کلمه کنترلی را می توان به صورت زیر در نظر گرفت:

3-bit	3-bit	3-bit	5-bit
SELA	SELB	SELD	OPR

خطوط SELA، SELB و SELD طبق جدول زیر رجیستر مورد نظر را انتخاب می نمایند.

Binary Code	SELA	Input	SELD
000	Input	Input	None
001	R1	R1	R1
010	R2	R2	R2
011	R3	R3	R3
100	R4	R4	R4
101	R5	R5	R5
110	R6	R6	R6
111	R7	R7	R7

در حالتی که خطوط انتخاب SELA، SELB برابر "000" باشند آنگاه مالتی پلکسرهای موجود ورودی خارجی را به ALU منتقل می کنند و اگر SELD = 000 باشد آنگاه هیچ ثابتی به عنوان ثابت مقصد استفاده نمی شود. اما در این حالت باز هم خروجی ALU می تواند به خارج منتقل گردد و در خروجی پردازنده قرار دارد.

کلمه مثال ۱: از دیدگاه برنامه نویسی که دستورهای ماشین را مورد استفاده قرار می دهد، معماری کامپیوتر شامل کدام یک از موارد زیر می باشد؟

(۱) فقط از ثابت تشکیل شده است.

(۲) از واحد محاسبه و منطق همراه ثابتها تشکیل شده است.

(۳) شامل مجموعه دستورات، روش های آدرس دهی، تشکیلات CPU و ثابت های عمومی می باشد.

(۴) هیچکدام

پاسخ: گزینه «۲» برنامه نویسی برای برنامه خود به ثابتها، دستورات عملها، پشته و ... نیاز دارد. اما اجزای دیگر داخل CPU از دید برنامه نویسی مخفی است و وظیفه تفسیر و تولید سیگنال های کنترلی مناسب با سخت افزار است و برنامه نویسی ارتباطی با آن ندارد.

*** تذکره ۱:** واحد شیفت می تواند در قسمت ALU قرار گیرد یا می توان یک واحد شیفت دهنده را قبل از ورودی ALU قرار داد. (که در این حالت ALU دارای قابلیت پیش شیفت (pre shifting) می باشد) یا واحد شیفت دهنده می تواند پس از خروجی ALU قرار بگیرد (در این حالت ALU دارای قابلیت پس شیفت (post shifting) می باشد).

عملیاتی که توسط بیت های OPR می تواند تعیین گردد، در جدول زیر آمده است، دقت نمایید که نماد A نشان دهنده ثابت انبار (AC) نمی باشد بلکه منظور ثابتی است که توسط مالتی پلکسر اول انتخاب شده است و نماد B نیز نشان دهنده ورودی گذرگاه B در ALU می باشد. به عنوان مثال اگر OPR = 00001 باشد آنگاه یک واحد به ثابتی که توسط گذرگاه به ALU وارد شده اضافه می گردد.

OPR Select	عملیات	نماد
00000	Transfer A	TSFA
00001	Increment A	INCA
00010	Add A+B	ADD
00101	Subtract A-B	SUB
00110	Decrement A	DECA
01000	AND A and B	AND
01010	OR A and B	OR
01100	XOR A and B	XOR
01110	Complement A	COMA
10000	Shift right A	SHEA
11000	Shift left A	SHLA



- حال فرض کنید مطلوب است عمل $R_1 \leftarrow R_2 - R_3$ انجام شود. کلمه کنترلی متناظر با آن به ترتیب زیر ایجاد می‌شود.
- ورودی A از ALU باید ثابت R_2 را مشخص نماید: $SELA = 010$
 - ورودی B از ALU باید ثابت R_3 را مشخص نماید: $SELB = 011$
 - نتیجه باید در ثابت R_1 قرار داده شود: $SELD = 001$
 - ریز عملیات تفریق باید در ALU انجام شود: $OPR = 00101$
- از کنار هم قراردادن 4 فیلد فوق طبق شکل ارائه شده برای کلمه کنترلی نمونه، کلمه موردنظر در این مثال تولید می‌شود. در جدول زیر چند کلمه کنترلی دیگر به عنوان نمونه ارائه شده است:

Microoperation	SELA	SELB	SELD	OPR	کلمه کنترلی
$R_1 \leftarrow R_2 - R_3$	R2	R3	R1	SUB	010 011 001 00101
$R_4 \leftarrow R_4 \vee R_5$	R4	R5	R4	OR	100 101 100 01010
$R_6 \leftarrow R_6 + 1$	R6	-	R6	INCA	110 000 110 00001
$R_7 \leftarrow R_1$	R1	-	R7	TSFA	001 000 111 00000
Output $\leftarrow R_2$	R1	-	None	TSFA	010 000 000 00000
Output \leftarrow Input	Input	-	None	TSFA	000 000 000 00000
$R_4 \leftarrow \text{sh}1 R_4$	R4	-	R4	SHLA	100 000 100 11000
$R_5 \leftarrow 0$	R5	R5	R5	XOR	101 101 101 01100

در حالتی که فقط نیاز به یک ورودی در ALU دارند مانند افزایش یک واحدی یک رجیستر (INC)، انتقال اطلاعات یک رجیستر خاص به خروجی یا به یک رجیستر دیگر (TSFA)، تنها ورودی A از ALU استفاده می‌شود. در قسمت SELB از یک خط تیره استفاده شده است زیرا در این حالت مقدار SELB اهمیتی ندارد و در کلمه کنترلی متناظر مقدار "000" برای آن نوشته می‌شود، این مقدار اختیاری و انتخاب هر مقدار دیگری نیز امکان‌پذیر است.

📌 مثال ۲: چرا در خیلی از کامپیوترها فقط شیفت منطقی به چپ وجود دارد و شیفت ریاضی به چپ به کار نمی‌رود؟

- (۱) زیرا در شیفت ریاضی به چپ محتوای یک کلمه داخل یک ثابت قرار نمی‌گیرد.
- (۲) زیرا شیفت ریاضی به سمت چپ شبیه شیفت منطقی می‌باشد و از طرف کوچکترین بیت صفر وارد می‌شود.
- (۳) زیرا در شیفت ریاضی به چپ اعداد مکمل ۲ بکار نمی‌روند.
- (۴) هیچکدام

✅ پاسخ: گزینه «۲» همان‌طور که در بخش‌های قبلی گفته شد شیفت به چپ منطقی با شیفت به چپ ریاضی مشابه است و به همین دلیل می‌توان از شیفت منطقی به چپ به جای هر دو استفاده نمود. لازم به ذکر است که در شیفت ریاضی به چپ، رخ دادن سرریز نیز کنترل می‌گردد اما به هر حال در عمل تفاوتی با شیفت منطقی به چپ ندارد.

تعداد آدرس‌ها در دستورالعمل‌های ماشین

به صورت سنتی یکی از عوامل مورد استفاده در دسته‌بندی معماری کامپیوترها، تعداد آدرس‌های استفاده شده در هر دستور می‌باشد در حالت کلی می‌توان گفت دستورات منطقی و محاسباتی بیشترین تعداد آدرس را نیاز دارند، در این نوع دستورات حداکثر دو عملوند مورد نیاز می‌باشد: دو آدرس برای عملوندها و یک آدرس نیز برای محاسبه نتیجه چنانچه آدرس دستور بعدی را نیز به عنوان جزئی از آدرس‌های یک دستورالعمل در نظر بگیریم، می‌توان گفت یک دستور ماشین حداکثر به چهار آدرس نیاز خواهد داشت. آدرس دستورالعمل بعدی معمولاً از طریق ثبات PC محاسبه می‌گردد. بنابراین در حالت کلی یک دستورالعمل می‌تواند حداکثر سه آدرس در خود داشته باشد.

تعداد آدرس‌ها در دستور به ساختار وابسته است، آنچه در بالا گفته شد می‌تواند در حالت کلی صادق باشد. هر چند می‌توان دستورالعمل‌هایی در ساختارهای خاص یافت که تعداد آدرس‌های آن‌ها حتی از 3 نیز بیشتر باشد اما اینگونه موارد بسیار معدود می‌باشند و بنابراین در بحث کلی قابل صرف‌نظر کردن هستند. آنچه به صورت متداول وجود دارد ساختارهایی با دستورهای 3 آدرس، 2 آدرس، 1 آدرس و صفر آدرس می‌باشد. در ادامه به این ساختارها خواهیم پرداخت. تعداد آدرس‌های دستورالعمل‌ها به تعداد ثبات‌های CPU بستگی دارد و می‌توان معماری‌ها را بر اساس این معیار در سه گروه زیر قرار داد:

- **Multi Register Organization** که دارای چندین ثابت می‌باشد (در این حالت اصولاً دستورات دو آدرسی یا سه آدرسی استفاده می‌گردد).

- **Single Accumulator Organization** که CPU دارای یک ثابت انبار (Accumulator) همه منظوره می‌باشد (اصولاً در این حالت از دستورات تک آدرسی استفاده می‌شود).

- **Stack Organization** که CPU دارای حافظه پشته (stack) می‌باشد (اصولاً در این حالت از دستورات صفر آدرسی استفاده می‌گردد).

دستورات سه آدرسی (three – addressed instructions)

شکل کلی دستورات سه آدرسی به صورت مقابل می‌باشد.

op , A , B C

که op یک عمل (operation) را مشخص می‌نماید و A, B, C می‌توانند نشان‌دهنده یک ثابت cpu و یا یک آدرس از حافظه باشند. تفسیر این دستور به صورت زیر می‌باشد.

op A, B, C $\xrightarrow{\text{مفهوم}}$ A ← B op C
شکل کلی دستور سه آدرسی

به عنوان مثال برنامه مربوط به محاسبه $X = (A + B) \times (C + D)$ در یک فرمت سه آدرسی به صورت زیر می‌باشد:

Instruction	مفهوم
ADD R1 , A , B	$R1 \leftarrow M[A] + M[B]$
ADD R2 , C , D	$R2 \leftarrow M[C] + M[D]$
MUL X , R1 , R2	$M[X] \leftarrow R1 * R2$

که در آن R_1 و R_2 ثباتهای cpu می‌باشند که در حقیقت برای ذخیره نتایج میانی استفاده می‌شوند. و منظور از $M[A]$ عملوندی در حافظه است که با آدرس A مشخص می‌شود.

مزیت: طول برنامه‌ها کوچکتر می‌شود چرا که با تعداد دستورات کمتر نوشته می‌شود.

عیب: طول دستورات طولانی است.

کجه مثال ۳: اشکال دستوره‌های سه آدرسی کدام یک از موارد زیر می‌باشد.

(۱) فرم باینری دستور دارای بیت‌های زیادی برای مشخص کردن سه آدرس است.

(۲) کوتاه شدن برنامه محاسبات ریاضی

(۳) استفاده از ثبات اکومولاتور بر روی داده‌ها

(۴) هیچکدام

پاسخ: گزینه «۱» با توجه به متن درس گزینه (۱) صحیح است.

دستورات دو آدرسی (two – addressed instructions):

op A, B

شکل کلی دستورات دو آدرسی را می‌توان به صورت مقابل در نظر گرفت:

که مفهوم آن به صورت زیر می‌باشد.

op A, B $\xrightarrow{\text{مفهوم}}$ A ← A op B

بنابراین نتیجه اجرای عملگر موردنظر بر روی A و B در A قرار خواهد گرفت که می‌تواند یک ثابت cpu باشد و یا یک مکان از حافظه را مشخص نماید.

در زیر برنامه مربوطه به محاسبه $X = (A + B) \times (C + D)$ در یک فرمت دو آدرسی آمده است:

Instruction	مفهوم
MOV R1 , A	$R1 \leftarrow M[A]$
ADD R1 , B	$R1 \leftarrow R1 + M[A]$
MOV R2 , C	$R2 \leftarrow M[C]$
ADD R2 , D	$R2 \leftarrow R2 + M[D]$
MUL R1 , R2	$R1 \leftarrow R1 * R2$
MOV X , R1	$M[X] \leftarrow R1$

دستورات تک آدرسی (One – addressed instructions):

صورت کلی دستورات تک آدرسی به شکل زیر می‌باشد:

op A $\xrightarrow{\text{مفهوم}}$ AC ← AC op A

در این حالت عملگر بر روی A و محتوای ثابت AC عمل می‌کند و نتیجه در ثابت AC ذخیره می‌شود.



مدرسارن شریف

فصل ششم

«پردازش خط لوله‌ای (Pipeline processing)»

مقدمه

افزایش سرعت پردازش، کوتاه کردن زمان پاسخگویی و افزایش کارایی از اهداف همیشگی طراحان معماری کامپیوتر بوده است. یکی از تکنیک‌های پرکاربرد در این راستا، پردازش خط لوله‌ای می‌باشد که در این فصل بررسی می‌گردد. دو مبحث خط لوله برای محاسبات و دستورات عمل‌ها به صورت جداگانه تشریح می‌شود. مشکلات بالقوه موجود در خط لوله دوم یعنی دستورات عمل‌ها بیان و راهکار مقابله با آن‌ها نیز ارائه می‌گردد. در پایان به بحث پردازش برداری در راستای افزایش سرعت پردازش به ویژه در ابر کامپیوترها اشاره خواهد شد.

یکی از راه‌های بسیار مؤثر در افزایش کارایی یک سیستم پردازشی، استفاده از پردازش لوله‌ای می‌باشد. این الگو بسیار شبیه به رفتاری است که در خطوط تولید و ترکیب کردن قطعات برای رسیدن به یک محصول نهایی استفاده می‌شود. در کارخانجات تولیدی با شکستن محصول نهایی به اجزای متفاوت و تدارک یک خط تولید چند مرحله‌ای، تلاش می‌کنند تا در هر مرحله بخشی از محصول نهایی به سیستم اضافه گردد. به عنوان مثال خط تولید خودرو را در نظر بگیرید، در حالت معمولی می‌توان بخش‌های مختلف آن را بر روی میز قرار داد و تمامی کارگران همزمان بر روی آن آغاز به کار نمایند. بدیهی است در این حالت باید خودروی اول به مرحله پایانی برسد و سپس کارگران بر روی خودروی دوم مشغول به کار می‌شوند. پر واضح است که این روش بسیار غیر کارآمد است زیرا تمامی کارگران نمی‌توانند همزمان مشغول به کار باشند و در هر زمان چندین نفر بیکار خواهند بود و این به معنای کاهش کارایی و طولانی شدن تولید محصول خواهد بود. حالت دوم را در نظر بگیرید که ابتدا مراحل ترکیب قطعات خودرو به بخش‌های متوالی قابل جداسازی از هم تقسیم می‌شود. حال در هر بخش تعدادی کارگر مشغول به کارند. خودروی اول وارد مرحله نخست می‌شود. با پایان یافتن این مرحله، کارگران در بخش بعدی وظایف خود را انجام می‌دهند و در همین زمان خودروی دوم وارد مرحله اول می‌شود. به خوبی می‌توان دید که پس از n مرحله، یک خودرو آماده خواهد بود با این تفاوت که از این به بعد در هر سیکل کاری، یک خودرو در مرحله n ام تولید می‌شود. با این روش با تقسیم‌بندی کل کار و موازی‌سازی بخش‌های قابل تفکیک، سرعت تولید محصول و کارایی خط تولید بهبود می‌یابد زیرا در هر لحظه کارگران در بخش مرتبط با تخصص خود مشغول خواهند بود. طراحان پردازنده‌ها با الهام از این ایده، تلاش کرده‌اند تا کارایی سیستم‌های دیجیتال را افزایش دهند، چنین ساختاری را پردازش خط لوله‌ای می‌گویند.

همان‌طور که در بالا دیدیم، در پردازش خط لوله‌ای پردازش‌های سریال به چند بخش تقسیم می‌شود. هر کدام از این بخش‌ها توسط یک قطعه (segment) که قابلیت انجام پردازش را دارد، اجرا می‌گردد. قطعات پردازشی موردنظر به صورت پشت سر هم قرار می‌گیرند و نتیجه پردازش هر قطعه به قطعه بعدی داده می‌شود. در پایان نتیجه نهایی به عنوان خروجی آخرین قطعه ایجاد خواهد شد. در این حالت همپوشانی در انجام پردازش‌های مختلف رخ خواهد داد و قطعات مختلف پردازش‌های متفاوتی را به صورت همزمان انجام می‌دهند. بنابراین انتظار می‌رود استفاده از این تکنیک باعث افزایش سرعت به صورت چشمگیری گردد. این همپوشانی در پردازش با استفاده از ثباتهایی که بین قطعه‌های مختلف قرار داده می‌شود، امکان پذیر خواهد بود. هر ثبات، خروجی قطعه قبلی را به عنوان ورودی بخش بعد در خود نگه می‌دارد.


یک پالس ساعت به قطعه‌های مختلف متصل می‌شود و بیشترین تأخیر بین دو ثبات که بیانگر زمان لازم برای انجام پردازش‌ها در بخش مربوطه می‌باشد، تعیین‌کننده مقدار پالس ساعت یا همان کلاک کاری سیستم می‌باشد. به بیان دیگر در هر بخش از یک ساختار لوله‌ای، تعدادی مدار ترکیبی خواهیم داشت. بدیهی است که با توجه به انجام پردازش‌های متفاوت در بخش‌های مختلف، میزان تأخیر آن‌ها نیز متفاوت خواهد بود. چنان‌چه بیشترین مقدار این تأخیرها برابر t_{Δ} باشد،

کلاک کاری سیستم خواهد بود. در هر کلاک، پردازش‌ها در طول خط لوله یک واحد پیش می‌روند و هر قطعه خروجی خود را به قطعه بعدی خواهد داد.

$$\frac{1}{t_{\Delta}}$$



مثال ۱: فرض کنید نیاز به انجام عمل $A \times B + C$ برای هفت دسته داده عددی مختلف به عنوان A ، B و C می‌باشد در این حالت خط لوله زیر برای انجام این عمل در نظر گرفته می‌شود:



پاسخ: ثابت‌های R_1 و R_2 قطعه اول، ثابت‌های R_3 و R_4 قطعه دوم و ثابت R_5 قطعه سوم را تشکیل می‌دهند، هر ثابت در هر پالس ساعت، داده جدیدی دریافت می‌کند. نقش هریک از سه قطعه به صورت زیر می‌باشد.

- دریافت داده‌های A_i و B_i (Segment 1 : $R_1 \leftarrow A_i$ و $R_2 \leftarrow B_i$)
 انجام ضرب $A_i \times B_i$ و دریافت ورودی C_i (Segment 2 : $R_3 \leftarrow R_1 \times R_2$ و $R_4 \leftarrow C_i$)
 انجام عمل جمع نهایی (Segment 3 : $R_5 \leftarrow R_3 + R_4$)


پر واضح است که ضرب و جمع همان مدارات ترکیبی هستند که بین دو ثابت در بخش‌های متفاوت قرار گرفته‌اند. با توجه به تأخیر بیشتر عمل ضرب، این بخش تعیین‌کننده کلاک کاری سیستم فوق خواهد بود.
 نحوه عملکرد این خط لوله به ازای هفت دسته ورودی به صورت زیر می‌باشد.

Clock Pulse Number	Segment 1		Segment 2		Segment 3
	R_1	R_2	R_3	R_4	R_5
1	A_1	B_1	—	—	—
2	A_2	B_2	$A_1 * B_1$	C_1	—
3	A_3	B_3	$A_2 * B_2$	C_2	$A_1 * B_1 + C_1$
4	A_4	B_4	$A_3 * B_3$	C_3	$A_2 * B_2 + C_2$
5	A_5	B_5	$A_4 * B_4$	C_4	$A_3 * B_3 + C_3$
6	A_6	B_6	$A_5 * B_5$	C_5	$A_4 * B_4 + C_4$
7	A_7	B_7	$A_6 * B_6$	C_6	$A_5 * B_5 + C_5$
8	—	—	$A_7 * B_7$	C_7	$A_6 * B_6 + C_6$
9	—	—	—	—	$A_7 * B_7 + C_7$

همانگونه که ملاحظه می‌شود در کلاک اول A_1 و B_1 به ترتیب به R_1 و R_2 بار می‌شوند. در پالس دوم A_2 و B_2 توسط قطعه اول به ترتیب به R_1 و R_2 وارد می‌شوند. به طور همزمان با بارگذاری R_1 و R_2 ، قطعه دوم حاصل ضرب $A_1 \times B_1$ را در R_3 قرار می‌دهد. ورودی C_1 نیز به ثابت R_4 بار می‌گردد. در کلاک سوم A_3 و B_3 توسط قطعه اول در ثابت‌های R_1 و R_2 قرار می‌گیرند و حاصل ضرب $A_2 \times B_2$ توسط قطعه دوم محاسبه می‌شود، ورودی C_2 دریافت و در R_4 قرار می‌گیرد. عمل جمع $R_3 + R_4$ که دارای حاصل $A_1 \times B_1 + C_1$ می‌باشد، انجام و نتیجه در R_5 قرار می‌گیرد. همان گونه که مشاهده می‌شود در کلاک سوم خط لوله پر می‌شود. از این زمان به بعد در طی هر پالس ساعت یک خروجی تولید می‌گردد. همان طور که قبلاً نیز اشاره شد، این عملیات تا زمانی که آخرین خروجی محاسبه گردد، ادامه می‌یابد. در حالت کلی پس از پر شدن خط لوله، به ازای هر پالس ساعت، یک خروجی تولید می‌گردد.

مثال ۲: در یک سیستم خاص منظوره باید عملیات $(A_i + B_i)(C_i + D_i)$ روی جریانی از عددها اجرا شود. یک خط لوله طراحی کنید که این عمل را انجام دهد.


پاسخ:



بدیهی است که می‌توان عملیات را به دو بخش جداگانه که درون پرانتزها نشان داده شده‌اند، تقسیم‌بندی کرد. این دو بخش می‌توانند به صورت موازی اجرا گردند و از حاصل این دو عبارت، نتیجه نهایی را به دست آورد.

اصولاً عملیاتی که قابلیت تجزیه به چند زیر عملیات با پیچیدگی تقریباً یکسان را داشته باشد، می‌توان با تکنیک خط لوله پیاده سازی نمود. کارایی خط لوله در مواقعی که عملیات یکسانی به تعداد دفعات زیادی انجام می‌شود، مشهود خواهد بود.

شکل کلی یک خط لوله چهار طبقه را می‌توان به صورت زیر در نظر گرفت. در این شکل R_i ثبات‌های واسط بین قطعات و S_i در هر قطعه یک مدار ترکیبی است. $(i=1,2,3,4)$



به کل عملیاتی که در طول یک خط لوله انجام می‌شود، یک تکلیف (task) گفته می‌شود. برای بررسی نحوه عملکرد یک خط لوله از نمودار فضا-زمان (space-time) استفاده می‌شود که در این نمودار، تکلیف موجود در هر قطعه از خط لوله با توجه به پالس‌های مختلف نشان داده می‌شود. به عنوان مثال برای خط لوله با چهار قطعه نمایش داده در شکل یک، نمودار فضا-زمان زیر نحوه انجام شش تکلیف T_1 تا T_6 را نشان می‌دهد.

شماره پالس :	1	2	3	4	5	6	7	8	9
Segment 1	T_1	T_2	T_3	T_4	T_5	T_6			
Segment 2		T_1	T_2	T_3	T_4	T_5	T_6		
Segment 3			T_1	T_2	T_3	T_4	T_5	T_6	
Segment 4				T_1	T_2	T_3	T_4	T_5	T_6

این نمودار نشان می‌دهد که در کلاک اول تکلیف T_1 در قطعه اول قرار دارد، در کلاک دوم تکلیف T_1 در قطعه دوم و تکلیف T_2 در قطعه اول اجرا می‌شود. سرانجام در کلاک چهارم تکلیف T_1 در قطعه چهارم قرار می‌گیرد و خط لوله پر می‌شود. پس از پایان کلاک چهارم، در هر سیکل عملیات یک تکلیف تکمیل می‌گردد. محور عمودی قطعات مختلف خط لوله و محور افقی سیکل‌های متوالی را نشان می‌دهد.

میزان تسریع (speed up) یک خط لوله

اگر یک خط لوله با k سطح را در نظر بگیریم، همان‌طور که دیدیم k پالس ساعت طول می‌کشد تا خط لوله پر شود. حال اگر n دستور وجود داشته باشد آنگاه دستور اول برای تکمیل شدن به k پالس ساعت نیاز خواهد داشت. مابقی دستورات هر کدام در یک پالس ساعت تکمیل می‌گردند بنابراین اگر مدت زمان یک پالس ساعت در خط لوله را t_p در نظر بگیریم، زمان مورد نیاز برای انجام n تکلیف به صورت زیر است:

$$t_{\text{pipe}} = [k + (n - 1)] \times t_p$$

بقیه دستورات \swarrow دستور اول \searrow

پیش‌تر گفته شد که t_p برابر ماکزیمم تأخیر موجود در مدارهای ترکیبی قطعات مختلف خط لوله می‌باشد. حال اگر زمان پالس ساعت در حالت بدون خط لوله را t_{unpipe} در نظر بگیریم، زمان مورد نیاز بدون خط لوله به صورت مقابل خواهد بود:

$$t_{\text{unpipe}} = n \times t_{\text{unp}}$$



مدرسان شریف

فصل نهم

«اندازه‌گیری کارایی (performance)»

کارایی یک سیستم کامپیوتری می‌تواند بر اساس معیارهای مختلفی مانند سرعت حافظه، سرعت پردازنده، حجم حافظه نهان و ... تعیین شود. در این کتاب کارایی یک سیستم کامپیوتری در حالت کلی بر اساس سرعت اجرای دستورات معنا پیدا می‌کند. تمام عملیاتی که توسط یک پردازنده اجرا می‌شوند (از قبیل واکشی، رمزگشایی، انجام محاسبات ریاضی و ...) هماهنگ با یک پالس ساعت یا کلاک انجام می‌شوند. هر چقدر فرکانس این کلاک بیشتر باشد، سرعت اجرا نیز بیشتر خواهد بود. معیار اندازه‌گیری فرکانس کلاک، هرتز (Hertz) می‌باشد که با "Hz" نشان داده می‌شود و نشان‌دهنده «تعداد سیکل‌های ساعت در ثانیه» می‌باشد و اغلب با واحدهای مگاهرتز (MHz) و گیگاهرتز (GHz) بیان می‌شود که به ترتیب یک میلیون پالس در ثانیه و یک میلیارد پالس در ثانیه می‌باشند. فاصله بین دو پالس ساعت زمان سیکل (cycle time) نامیده می‌شود. در سیستم‌های مختلف دستورات متفاوت به تعداد کلاک‌های متفاوتی برای اجرا نیاز دارند. چنانچه از خط لوله استفاده شود، بسته به طراحی مراحل و چگونگی موازی‌سازی دستورات، ممکن است تعداد کلاک‌های لازم برای اجرای یک دستورالعمل مشخص در ساختارهای متفاوت، یکسان نباشد. با توجه به مطالب گفته شده، نرخ کلاک به تنهایی نمی‌تواند کارایی سیستم را نشان دهد. در ادامه معیارهای اصلی که برای اندازه‌گیری کارایی استفاده می‌شوند، بررسی شده است.

معیار CPI

$$\text{clock time} = \frac{1}{f}$$

اگر در یک پردازنده فرکانس ساعت دارای مقدار f باشد آنگاه زمان کلاک عبارت است از:

زمان کلاک را با T نمایش می‌دهیم.

برای دستیابی به یک معیار مناسب برای کارایی یک سیستم کامپیوتری دو پارامتر زمان پاسخ (response time) و مقدار گذردهی (throughput) به صورت زیر تعریف می‌شوند:

- زمان پاسخ عبارت است از زمان بین شروع و پایان یک کار که زمان اجرا نیز نامیده می‌شود.

- میزان گذردهی به مقدار کار انجام شده در واحد زمان گفته می‌شود.

هرچه پارامتر نخست کوچک‌تر باشد و دومی (یعنی میزان گذردهی) افزایش یابد، کارایی سیستم بهبود می‌یابد. با ذکر یک مثال این دو پارامتر را بیشتر تشریح می‌کنیم.

کجه مثال ۱: فرض کنید دو تغییر زیر بر روی یک سیستم کامپیوتری ایجاد شده باشد:

(۱) جایگزینی پردازنده با یک پردازنده سریع‌تر

(۲) اضافه نمودن چند پردازنده (از نوع پردازنده اولیه) به سیستم

در حالت اول به دلیل افزایش سرعت پردازنده می‌توان هر کاری را در زمان کمتری نسبت به سیستم اصلی انجام داد و هم‌چنین میزان کار انجام شده در واحد زمان افزایش خواهد یافت، بنابراین زمان پاسخ کاهش و گذردهی افزایش می‌یابد.

در حالت دوم زمان انجام یک کار تغییر نمی‌کند بنابراین زمان پاسخ تفاوتی نخواهد داشت اما مقدار کار انجام شده در یک بازه زمانی و در نتیجه گذردهی افزایش می‌یابد.



فرض کنید در یک برنامه n نوع دستور متفاوت وجود دارد که هر کدام به تعداد کلاک‌های متفاوتی برای اجرا نیاز دارند. اگر تعداد دستورهای نوع i ام را با I_i ، تعداد کلاک‌های لازم به ازای هر دستورالعمل (Clock per Instruction) از نوع i ام را با CPI_i و تعداد کل دستورات را با I_C نمایش دهیم، میانگین تعداد کلاک به ازای هر دستور که با CPI نشان داده می‌شود، به صورت زیر محاسبه می‌شود:

$$CPI = \frac{\sum_{i=1}^n (CPI_i \times I_i)}{I_C}$$

$$T_{total} = I_C \times CPI \times T$$

میزان زمان لازم برای اجرای برنامه موردنظر به صورت مقابل محاسبه می‌شود:
که در آن:

$$T_{total} = \underbrace{I_C}_{\text{تعداد دستورات}} \times \underbrace{CPI}_{\text{تعداد کلاک به ازای هر دستورالعمل}} \times \underbrace{T}_{\text{زمان هر کلاک}}$$

مثال ۲: اگر در یک برنامه 60 درصد دستورات از کلاس A، 18 درصد از کلاس B، 12 درصد از کلاس C و 10 درصد از کلاس D باشند و مقدار CPI برای این چهار کلاس به ترتیب 1، 2، 4 و 8 باشد، میزان کلی CPI کدام است؟

- (۱) 2 (۲) 2.24 (۳) 1.78 (۴) 3.4

پاسخ: گزینه «۲» با توجه به اطلاعات داده شده مقدار کلی CPI به صورت زیر قابل محاسبه است:

$$CPI = \frac{0.6 \times 1 + 0.18 \times 2 + 0.12 \times 4 + 0.1 \times 8}{1} = 2.24$$

کلاس A
کلاس B
کلاس C
کلاس D

مثال ۳: فرض کنید دو پیاده‌سازی از یک مجموعه دستورالعمل وجود دارد که می‌توان آن را بر روی دو کامپیوتر A و B اجرا کرد. کامپیوتر A و B دارای ویژگی‌های زیر می‌باشند (برای یک برنامه یکسان):

کامپیوتر A: $CPI = 2$ ، $clock\ cycle\ time = 250ps$

کامپیوتر B: $CPI = 1.2$ ، $clock\ cycle\ time = 500ps$

در این صورت اگر برنامه موردنظر دارای 20 دستور باشد آنگاه زمان اجرای برنامه بر روی کامپیوترهای A و B به ترتیب کدام است (از راست به چپ)؟

- (۱) 1 ns و 2 ns (۲) 10 ns و 12 ns (۳) 1.2 ns و 2 ns (۴) 10 ns و 20 ns

پاسخ: گزینه «۲» تعداد کلاک‌های لازم برای اجرای برنامه موردنظر بر روی هر یک از کامپیوترها به صورت زیر است:

$$A: \text{Total cpu time} = 250ps \times 40 = 10000ps = 10ns$$

$$B: \text{Total cpu time} = 500ps \times 24 = 12000ps = 12ns$$

بنابراین زمان اجرای برنامه بر روی این دو کامپیوتر عبارت است از:

$$A: \text{Total cpu time} = 250ps \times 40 = 10000ps = 10ns$$

$$B: \text{Total cpu time} = 500ps \times 24 = 12000ps = 12ns$$

مثال ۴: در یک برنامه کامپیوتری 25 درصد از دستورات اعمال جمع و تفریق ممیز شناور می‌باشند (FP) و 2 درصد از آن‌ها محاسبه ریشه اعداد ممیز شناور می‌باشند (FPSQR). در این صورت اگر هر دستور جمع و تفریق ممیز شناور نیاز به 4 کلاک و سایر دستورات به صورت میانگین نیاز به 1.33 کلاک به ازای هر دستور داشته باشند آنگاه CPI کل چقدر می‌باشد؟

- (۱) 2.2 (۲) 1.2 (۳) 3 (۴) 2

پاسخ: گزینه «۴» با توجه به روابط مطرح شده مقدار CPI به ازای دو دسته دستور شرح داده شده که دستورات FPSQR نیز در دسته سایر

دستورات قرار دارند، به صورت زیر قابل محاسبه است:

$$CPI = \frac{25 \times 4 + 75 \times 1.33}{100} = 25\% \times 4 + 75\% \times 1.33 = 2$$

چنانچه اطلاعات دقیقتری از سیستم مورد بررسی در دست باشد، می‌توان آنالیز زمانی دقیقتری را انجام داد. فرض کنید تعداد سیکل‌های لازم برای اجرا و رمزگشایی دستورات برابر p و تعداد دستورات مراجعه به حافظه برابر m باشد. چنانچه نسبت زمان سیکل حافظه به زمان سیکل پردازنده را با k نشان دهیم، زمان مورد نیاز برای اجرای تمام دستورات یک برنامه که دارای I_C دستور می‌باشد، به صورت زیر قابل محاسبه است:

$$T_{\text{total}} = I_C \times [p + (m \times k)] \times T$$

مطابق با رابطه فوق پنج فاکتور اصلی را می‌توان در تعیین کارایی در نظر گرفت که به صورت زیر توسط چهار ویژگی سیستم تحت تأثیر قرار می‌گیرند:

(۱) نحوه طراحی مجموعه دستورات عمل‌ها (instruction set architecture): که بر روی پارامترهای I_C و p تأثیر گذار است. به بیان دیگر تعداد

کل دستورات عمل‌ها و تعداد سیکل‌های لازم برای دستورات رمزگشایی و اجرا را تحت تأثیر قرار می‌دهد.

(۲) فن آوری کامپایلر (compiler technology) استفاده شده: با توجه به نحوه ایجاد دستورات زبان ماشین از دستورات یک زبان سطح بالا بر

روی پارامترهای I_C ، p و m تأثیر گذار است.

(۳) نحوه پیاده‌سازی پردازنده (processor implementation): نحوه طراحی پردازنده بر روی پارامترهای p و T تأثیر گذار می‌باشد.

(۴) نحوه پیاده‌سازی سلسله مراتب حافظه و حافظه نهان (cache and memory hierarchy): که بر روی پارامترهای k و T تأثیر گذار

خواهد بود.

جدول زیر چگونگی ارتباط میان پارامترهای تأثیر گذار در کارایی و ویژگی‌های مرتبط در سیستم کامپیوتری را به خوبی نشان می‌دهد.

	I_c	p	m	k	T
Instruction set architecture	X	X			
Compiler technology	X	X	X		
Processor implementation		X			X
Cache and memory hierarchy				X	X

بنابراین در کل می‌توان گفت:

- زمان کلاک به طراحی و پیاده‌سازی سخت‌افزار بستگی خواهد داشت.

- مقدار CPI به طراحی مجموعه دستورات بستگی دارد.

- تعداد دستورات به طراحی مجموعه دستورات و فن آوری کامپایلر بستگی خواهد داشت.

کارایی نسبی و تسریع

در حالت کلی زمانی که هدف مقایسه کارایی دو سیستم A و B برای اجرای یک برنامه خاص می‌باشد، می‌توان کارایی هر یک را به صورت زیر در نظر گرفت:

$$\text{کارایی سیستم } A = \frac{1}{\text{زمان اجرای برنامه در سیستم } A}$$

$$\text{کارایی سیستم } B = \frac{1}{\text{زمان اجرای برنامه در سیستم } B}$$

و بنابراین در صورتی که کارایی سیستم A برای اجرای برنامه مورد نظر بیشتر از کارایی سیستم B باشد باید داشته باشیم:

$$\text{کارایی سیستم } A > \text{کارایی سیستم } B \Rightarrow \frac{1}{\text{زمان اجرا در سیستم } A} > \frac{1}{\text{زمان اجرا در سیستم } B}$$

$$\Rightarrow \text{زمان اجرا در } B < \text{زمان اجرا در } A$$

و در حالت کلی اگر کارایی سیستم A به اندازه n برابر بهتر از کارایی سیستم B باشد باید داشته باشیم:

$$\frac{\text{کارایی } A}{\text{کارایی } B} = \frac{\text{زمان اجرای مورد نیاز در سیستم } B}{\text{زمان اجرای مورد نیاز در سیستم } A} = n$$

حال در صورتی که در یک کاربرد خاص از سیستم A به جای سیستم B استفاده شود، میزان تسریع برابر n خواهد بود.



- مثال ۵: فرض کنید یک سیستم کامپیوتری برای اجرای یک برنامه با شرح زیر موجود است:
- 25 درصد از دستورات از نوع ممیز شناوری (FP) می‌باشند که میانگین CPI برای آنها 4 است.
 - میانگین CPI برای سایر دستورات غیر ممیز شناور برابر 1.33 می‌باشد.
 - از بین دستورات ممیز شناور 8 درصد دستورات محاسبه جذر می‌باشد (FPSQR) که CPI برای آنها برابر 20 می‌باشد.
- حال اگر دو سیستم جایگزین برای سیستم اولیه با ویژگی‌هایی به صورت زیر وجود داشته باشد:
- (A) کاهش CPI به 2 برای دستورات FPSQR (B) کاهش CPI به 2.5 برای تمام دستورات FP
- در این صورت اگر سیستم سریع‌تر را استفاده کنیم مقدار تسریع کدام است؟

(۴) 1.62

(۳) 1.23

(۲) 1.7

(۱) 1.5

$$CPI = 4 \times 25\% + 1.33 \times 75\% = 2$$

پاسخ: گزینه «۳» میزان CPI کل در حالت اولیه برابر است با:

حال اگر از حالت A استفاده شود میزان CPI عبارت است از:

$$CPI_A = CPI - 2\% \times (CPI_{old} \text{ FPSQR} - CPI_{new} \text{ FPSQR}) = 2 - 2\% \times (20 - 2) = 1.64$$

(دقت کنید که 8 درصد از دستورات FP به معنی 2 درصد از کل دستورات است. بنابراین دستورات FPSQR به اندازه 2 درصد از کل دستورات می‌باشند.)

$$CPI_B = 75\% \times 1.33 + 25\% \times 2.5 = 1.625$$

و در حالت دوم میزان CPI جدید عبارت است از:

همان‌گونه که ملاحظه می‌شود سیستم B دارای CPI کلی کمتری است بنابراین سریع‌تر است. در نتیجه میزان تسریع عبارت است از:

$$\text{Speedup} = \frac{\text{زمان در حالت اولیه}}{\text{زمان در صورت استفاده از سیستم B}}$$

با توجه به این که تعداد دستورات و زمان کلاک‌ها ثابت است، تسریع به صورت زیر خواهد بود:

$$\text{Speedup} = \frac{CPI \times \text{زمان هر کلاک} \times \text{تعداد دستورات در حالت اولیه}}{CPI \times \text{زمان هر کلاک} \times \text{تعداد دستورات در حالت اولیه}} = \frac{2}{1.625} = 1.23$$

- مثال ۶: فرض کنید دو کامپایلر برای ترجمه یک برنامه سطح بالا وجود دارد که هر یک از آنها دستورات زبان سطح بالا را به یکی از سه نوع دستور A، B و C ترجمه می‌کنند که تعداد دستورات ایجاد شده در هر کامپایلر به صورت زیر می‌باشد:

نوع دستور \ کامپایلر	A	B	C
کامپایلر 1	2	1	2
کامپایلر 2	4	1	1

اگر میزان CPI لازم برای اجرای سه دستور کلاس A، B و C به صورت زیر باشد:

	A	B	C
CPI	1	2	3

در این صورت میزان CPI به ازای دستورات ایجاد شده توسط کامپایلرهای مطرح شده به ترتیب از راست به چپ کدام است؟

(۴) 1.5, 2.5

(۳) 2.5, 1.5

(۲) 2, 1.5

(۱) 1.5, 2

پاسخ: گزینه «۱» تعداد دستورات موردنیاز در صورت استفاده از هر یک از کامپایلرها به صورت زیر خواهد بود:

$$1 \text{ کامپایلر } 1: 2 + 1 + 2 = 5$$

$$2 \text{ کامپایلر } 2: 4 + 1 + 1 = 6$$

بنابراین تعداد کلاک‌های لازم در هر دو حالت عبارت است از:

$$1 \text{ کامپایلر } 1 = (2 \times 1) + (1 \times 2) + (2 \times 3) = 10$$

$$2 \text{ کامپایلر } 2 = (4 \times 1) + (1 \times 2) + (1 \times 3) = 9$$

همان‌گونه که مشاهده می‌شود علیرغم تعداد بیشتر دستورات در کامپایلر دوم، این کامپایلر سریع‌تر نیز می‌باشد بنابراین مقدار CPI در دو حالت به صورت زیر است:

$$CPI_1 = \frac{\text{تعداد کلاک‌ها در حالت اول}}{\text{تعداد دستورات عمل‌ها در حالت اول}} = \frac{10}{5} = 2$$

$$CPI_2 = \frac{\text{تعداد کلاک‌ها در حالت دوم}}{\text{تعداد دستورات عمل‌ها در حالت دوم}} = \frac{9}{6} = 1.5$$