



مدیرسان سرفک

فصل اول

«نمایش داده‌ها و اطلاعات»

مقدمه

نخستین مبحث در دنیای دیجیتال، نمایش اعداد به صورت دودویی می‌باشد. در این فصل به الگوهای مختلف نمایش اعداد و همچنین نشان دادن آن‌ها در مبناهای مختلف به ویژه مبناهای پرکاربرد در سیستم‌های دیجیتال خواهیم پرداخت. نمایش‌های ممیز ثابت و ممیز شناور به عنوان دو روش کلی و پرکاربرد در محاسبات درون پردازنده‌ها برای نمایش اعداد حقیقی به صورت کامل تشریح شده‌اند. الگوهای دیگری چون BCD و نمایش افزونگی نیز به عنوان روش‌هایی با کاربردهای خاص نیز بیان گردیده‌اند.

مبناي اعداد

یکی از مفاهیم پایه‌ای در محاسبات کامپیوترا، چگونگی نمایش اعداد است. در حالت کلی عدد N در مبنای r را می‌توان به شکل $(b_{n-1} \dots b_1 b_0)_r$ نشان داد که n تعداد رقم‌ها، r مبنای نمایش عدد و هر یک از b_i ‌ها ($i = 0, 1, \dots, n-1$) یک رقم از N محسوب می‌گردد که باید کوچکتر از r باشد ($b_i < r$). در محاسبات روزمره از مبنای 10 (Dec) استفاده می‌شود بنابراین رقم‌ها بین صفر تا 9 قرار دارند، چنانچه عدد موردنظر در مبنای 10 باشد، از نوشتمن مبنا خودداری می‌کنیم.

منظور از مقدار یک عدد مانند N ، معادل آن عدد در مبنای 10 می‌باشد که بصورت زیر محاسبه می‌گردد:

$$N = \underbrace{(b_{n-1} b_{n-2} \dots b_1 b_0)_r}_{\text{نمایش } N \text{ در مبنای } r} \rightarrow \underbrace{b_{r-1} r^{n-1} + b_{n-2} r^{n-2} + \dots + b_1 r + b_0}_{\text{مقدار عددی}} = \sum_{i=0}^{n-1} b_i r^i$$

این روش، روش چندجمله‌ای (polynomial) نامیده می‌شود. به عنوان مثال چنانچه عدد موردنظر دودویی (باینری) باشد رابطه فوق به صورت زیر خواهد بود:

$$N = (b_{n-1} b_{n-2} \dots b_1 b_0)_2 = b_{n-1} \times 2^{n-1} + \dots + b_1 \times 2^1 + b_0 = \sum_{i=0}^{n-1} b_i 2^i \quad (b_i = 0 \text{ یا } b_i = 1)$$

تذکرہ ۱: در مبناهای بزرگتر از 10 به منظور جلوگیری از ایجاد ابهام، اعداد دو رقمی 10، 11، 12 و ... (که معادل یک رقم در مبناهای بزرگتر از 10 می‌باشند) به ترتیب با حروف A، B، C و ... نشان داده می‌شوند.

مثال‌های زیر چگونگی محاسبه معادل عددی (معادل مبنای 10) چند عدد را در مبناهای دیگر با استفاده از رابطه بالا نمایش می‌دهد.

$$(11101)_2 \xrightarrow{\text{مقدار عددی}} 1 \times 2^4 + 1 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 = 16 + 8 + 4 + 0 + 1 = 29 = (2 \times 10^1 + 9 \times 10^0)$$

$$(120)_8 \xrightarrow{\text{مقدار عددی}} 1 \times 8^2 + 2 \times 8^1 + 0 \times 8^0 = 64 + 16 + 0 = 80 = (8 \times 10^1 + 0 \times 10^0)$$

$$(2AF5)_{16} \xrightarrow{\text{مقدار عددی}} 2 \times 16^3 + \underbrace{10 \times 16^2}_{A} + \underbrace{15 \times 16^1}_{F} + 5 = 10997 = (1 \times 10^4 + 0 \times 10^3 + 9 \times 10^2 + 9 \times 10^1 + 7 \times 10^0)$$

از آنجا که سیستم‌های کامپیوترا از یک منطق دودویی استفاده می‌کنند بنابراین مبنای دو (باینری) مبنای پرکاربرد در مطالب مربوط به ذخیره‌سازی کامپیوترا خواهد بود و علاوه بر این مبنایی مانند مبنای 8 و 16 که به سادگی به مبنای 2 قابل تبدیل می‌باشند، نیز استفاده گسترده‌ای دارد.



به عنوان مثال چند عدد ابتدایی مبنای ۱۰، ۸ و ۱۶ در زیر آمده است.
... و ۱۷ و ۱۶ و ۱۵ و ۱۴ و ۱۳ و ۱۲ و ۱۱ و ۱۰ و ۹ و ۸ و ۷ و ۶ و ۵ و ۴ و ۳ و ۲ و ۱ و ۰ : چند عدد ابتدایی مبنای ۱۰ (decimal)

... و ۲۰ و ۱۷ و ۱۶ و ۱۵ و ۱۴ و ۱۳ و ۱۲ و ۱۱ و ۱۰ و ۷ و ۶ و ۵ و ۴ و ۳ و ۲ و ۱ و ۰ : چند عدد ابتدایی مبنای ۸ (octal)

... و ۱۳ و ۱۱ و ۱۰ و F و E و D و C و B و A و ۹ و ۸ و ۷ و ۶ و ۵ و ۴ و ۳ و ۲ و ۱ و ۰ : چند عدد ابتدایی مبنای ۱۶ (hexadecimal)

دقیق کنید که در برخی از متن‌ها در عوض اعداد ۲، ۸، ۱۰ و ۱۶ به عنوان مبنای عدد به ترتیب از واژه‌های bin، oct، hex و dec استفاده می‌شود. روش وزن دار نمایش اعداد (weighted number system) نیز نامیده می‌شود زیرا ارزش رقمها با توجه به مکان قرار گرفتن آنها در عدد موردنظر متفاوت است.

تذکرۀ ۲: در روش نمایش وزن دار، رقمی که بیشترین وزن را دارد MSB (Most Significant Bit) یا با ارزش‌ترین بیت نامیده می‌شود و رقمی که کمترین وزن را دارد LSB (Least Significant Bit) یا کم ارزش‌ترین بیت نامیده می‌شود. به عبارت دیگر MSB سمت چپ‌ترین بیت یک عدد و LSB سمت راست‌ترین بیت آن عدد می‌باشد.

تبدیل از مبنای ۱۰ به یک مبنای دلخواه

در این قسمت عکس عمل انجام شده برای محاسبه مقدار یک عدد مانند N انجام می‌شود. همانگونه که مشاهده شد مقدار N به صورت زیر قابل محاسبه است.


$$N = b_{n-1} \times r^{n-1} + b_{n-2} \times r^{n-2} + \dots + b_1 \times r + b_0$$

حال اگر این مقدار عددی را بر r تقسیم کنیم خواهیم داشت:

$$\frac{b_{n-1}r^{n-1} + b_{n-2}r^{n-2} + \dots + b_1r + b_0}{r} = b_{n-1}r^{n-2} + b_{n-2}r^{n-3} + \dots + b_1 + \frac{b_0}{r}$$

بنابراین b_0 به عنوان باقیمانده تقسیم بدست می‌آید و خارج قسمت برابر با b_1 $b_{n-1}r^{n-2} + b_{n-2}r^{n-3} + \dots + b_1$ خواهد بود بدیهی است که باقیمانده تقسیم برابر با سمت راست‌ترین رقم (LSB) خواهد بود. حال چنانچه خارج قسمت بدست آمده از مرحله اول را بر r تقسیم کنیم، باقیمانده جدید برابر b_1 خواهد بود. با تکرار این عمل تا n مرحله رقم‌های بعدی عدد در مبنای r (یعنی b_i ها) بدست می‌آید. به بیان دیگر برای محاسبه تمام رقم‌ها کافیست این عمل را تا جایی ادامه دهیم که خارج قسمت بر r قابل تقسیم نباشد ($r >$ خارج قسمت) که در این حالت آخرین رقم یعنی b_{n-1} همان آخرین خارج قسمت بدست آمده خواهد بود. این روش، روش باقیمانده (remainder method) نامیده می‌شود، واضح است که در این روش رقم‌ها از کم ارزش‌ترین به سمت با ارزش‌ترین رقم بدست آمده اند.

مثال ۱: عدد 23 را به مبنای 2 تبدیل کنید.



مثال ۲: نمایش عدد 3740 در مبنای شانزده کدام است؟

E9C (۴)

EC (۳)

9EC (۲)

EC9 (۱)

پاسخ: گزینه «۴»

$$(3740)_{10} \Rightarrow \begin{array}{r} 3740 \\ \hline 16 \\ \hline 233 \\ \hline 14 \\ \hline 9 \\ \hline 14 \\ \hline 0 \end{array} \Rightarrow 14912 \Rightarrow \begin{cases} 12 \rightarrow C \\ 9 \\ 14 \rightarrow E \end{cases}$$

بنابراین نمایش عدد 3740 در مبنای 16 عبارتست از (E9C)_{Hex}



نکته مثال ۳: مقدار ۳۷ در مبنای دو کدام یک از موارد زیر می‌باشد؟

(۱) ۱۱۱۰۰۱

(۲) ۱۰۱۱۰۰

(۳) ۱۰۰۱۰۱

(۴) ۱۰۰۱۰۰

پاسخ: گزینه «۲» برای این کار مقدار ۳۷ را به طور متواالی بر عدد ۲ تقسیم می‌کنیم.



$$37 = (100101)_{\text{bin}}$$

اعداد ممیز ثابت (Fixed Point Numbers)

در بخش قبل مفاهیم پایه‌ای مبنا شرح داده شد. نکته مهم دیگر در چگونگی نمایش اعداد، فرمت آنهاست. به صورت کلی می‌توان گفت که هر عدد در هر مبنای دارای سه بخش کلی است:

(۱) علامت (۲) بخش اعشار (۳) بخش صحیح

تقسیم‌بندی‌های نمایش اعداد بر حسب نحوه نمایش این سه بخش می‌باشد. در ادامه این شکل‌های نمایش بررسی شده است. در سیستم ممیز ثابت تعداد ارقام هر عدد ثابت می‌باشد و نقطه اعشار نیز در یک مکان ثابت قرار می‌گیرد. به عنوان مثال اعداد ۵.۱۲ و ۰.۲۳ و ۹.۱۴ در مبنای ۱۰ دارای سه رقم می‌باشند که نقطه اعشار در دومین مکان از سمت راست قرار دارد. اعداد ۱۱.۰۱، ۱۰.۰۱ و ۰۰.۱۱ اعداد چهار رقمی در مبنای دو می‌باشند که نقطه اعشار در دویمین رقم از سمت راست آنها قرار گرفته است. تفاوت اساسی در مقدار ذخیره شده از یک عدد ممیز ثابت در کامپیوتر با آنچه بر روی کاغذ نوشته می‌شود، در این است که نقطه اعشار واقعاً ذخیره نمی‌گردد بلکه به صورت فرضی در یک مکان خاص در نظر گرفته می‌شود و در حقیقت در ذهن طراح سخت‌افزار است! و در حافظه کامپیوتر قرار ندارد. به بیان بهتر، استنتاج کاربر یا پیاده‌ساز از اعداد به آنها معنی می‌دهد. به مثال پیش‌رو دقت کنید، فرض کنید در یک سیستم ممیز ثابت برای انجام محاسبات استفاده می‌شود. در بخشی از این سیستم یک ضرب‌کننده داریم که ورودی‌ها و خروجی‌های آن در زیر نمایش داده شده است.



در این سیستم خروجی ۱۱ بیتی است که بخش اعشار آن ۱۰ بیت و صحیح آن یک بیت می‌باشد. ورودی‌ها ۱۰ بیتی هستند که یک بیت بخش صحیح و ۹ بیت بخش اعشار می‌باشد. بدیهی است که در یک ضرب‌کننده انتظار داریم تعداد بیت‌های خروجی در ضرب‌کننده برابر مجموع تعداد بیت‌های ورودی باشد. بر طبق این قاعده خروجی باید ۲۰ بیتی باشد اما در اینجا ۱۱ بیتی است. احتمالاً در ذهن طراح محدودیت‌هایی اعمال گردیده است که سیستم را بدین صورت پیش‌بینی نموده است. شاید طراح مطمئن بوده است که حاصل ضرب دو عدد هرگز به عدد ۲ نمی‌رسد پس برای نمایش بخش صحیح یک بیت کافی است و بیت‌های پایین بخش اعشار نیز در تعیین دقت سیستم بی‌اثر هستند بنابراین آن‌ها را حذف نموده است. حال چنانچه ورودی‌ها و خروجی این سیستم را پیش‌روی یک فرد ناآشنا به سیستم قرار دهید، هیچ نتیجه‌ای از آنها نمی‌گیرد اما اگر فردی به مسائل فوق آشنا باشد، می‌تواند صحت عملکرد را بررسی کند زیرا به ورودی‌ها و خروجی به شکل زیر معنا می‌دهد.

ورودی/خروجی از دیدگاه یک فرد آشنا ورودی/خروجی در حالت معمول

inp1	a ₉ a ₈ ...a ₁ a ₀	a ₉	a ₈ a ₇ ...a ₁ a ₀
inp2	b ₉ b ₈ ...b ₁ b ₀	b ₉	b ₈ b ₇ ...b ₁ b ₀
outp	c ₁₀ c ₉ ...c ₁ c ₀	c ₁₀	c ₉ c ₈ ...c ₁ c ₀

بخش اعشار بخش صحیح

این مثال به خوبی نشان می‌دهد که استنتاج کاربر از اعداد نمایش داده شده به هر یک از ارقام معنا می‌دهد. حال به دو تعریف زیر دقت کنید.

❖ تعریف: بازه (range) : در یک سیستم نمایش ممیز ثابت فاصله بین کوچکترین و بزرگترین عدد قابل نمایش می‌باشد.

❖ تعریف: دقت (precision) : در یک سیستم نمایش ممیز ثابت برابر با فاصله بین دو عدد متواالی است.

با ذکر یک مثال مفهوم دو تعریف فوق را بیشتر بررسی می‌کیم.

تست‌های طبقه‌بندی شده فصل اول

کوچک ۱—یک سیستم اعداد **ternary balanced** یک سیستم اعداد در پایه ۳ است که سه رقم ۰، ۱ و -۱ (که با $\bar{1}$ نشان داده می‌شود) را دارد. عدد معادل دسیمال $\frac{2}{9}35$ در این سیستم برابر است با ...

(علوم کامپیوتر - سراسری ۸۰)

110 $\bar{1}$.1 $\bar{1}$ (۴)110 $\bar{1}$.11 (۳)11 $\bar{1}$ 1.1 $\bar{1}$ (۲)11 $\bar{1}$.01 (۱)

کوچک ۲—برای نمایش یک عدد دهدۀ ۳۰ رقمی به صورت باینری تقریباً چند بیت نیاز است؟

(علوم کامپیوتر - سراسری ۸۰)

120 (۴)

90 (۳)

60 (۲)

30 (۱)

کوچک ۳—کدام یک از اعداد دهدۀ ۳۰ رقمی زیر نمایش دودویی دقیق دارند؟

(علوم کامپیوتر - سراسری ۸۱)

0.1 (۴)

0.5 (۳)

0.2 (۲)

0.3 (۱)

کوچک ۴—در یک کامپیوتر با قابلیت پردازش اعداد ممیز شناور، کلمه ۳۲ بیتی $b_{31}b_{30}\dots b_1b_0$ مشخص کننده مقدار عددی

$S = \sum_{i=0}^{23} 2^{i-24} b_i$ است. مقدار کوچکترین و بزرگترین عدد مثبت قابل نمایش در این ماشین برابرند با:

(مهندسی کامپیوتر - سراسری ۸۲)

 $2^{-64}, (1-2^{-24})2^{63}$ (۴) $2^{-63}, (1-2^{-25})2^{64}$ (۳) $2^{-65}, (1-2^{-25})2^{63}$ (۲) $2^{-65}, 2^{64}-1$ (۱)

کوچک ۵—در مورد اعداد $x = 10000$ و $y = 11110000$ که به صورت مکمل ۲ نمایش داده شده‌اند کدام جمله صحیح است؟

(علوم کامپیوتر - سراسری ۸۲)

۲ X نشان‌دهنده عدد ۱۶ و y نشان‌دهنده عدد ۲۴۰ است.

۱) حاصل جمع X و y برابر صفر خواهد بود.

۳) هر دو نشان‌دهنده عدد ۱۶ هستند.

کوچک ۶—عدد ممیز شناور معادل عدد ۲۳.۱ در استاندارد IEEE به صورت هگزادسیمال کدام است؟

(علوم کامپیوتر - سراسری ۸۲)

8238CCCC (۴)

CID66666 (۳)

CIB8CCCC (۲)

41B8CCCC (۱)

کوچک ۷—اگر از روش مکمل ۲ برای نمایش اعداد منفی استفاده شود، حاصل عبارت $1100 + 001100 = 0011100$ چیست؟

(علوم کامپیوتر - سراسری ۸۳)

24 (۴)

8 (۳)

0 (۲)

-16 (۱)

کوچک ۸—در نمایش اعداد floating-point وقتی که بخش توان ۱۶ بیت است bias چه مقداری باید باشد؟

(علوم کامپیوتر - سراسری ۸۵)

65535 (۴)

32767 (۳)

0 (۲)

-1 (۱)

کوچک ۹—در یک سیستم اعداد ممیز شناور ۱۶ بیتی هستند. مقدار عددی یک عدد ممیز شناور با نمایش بیتی $b_{15}\dots b_1b_0$ برابر است با:

$$\left(b_{15} - \frac{1}{4} \right) \times M \times 2^8$$

$$S = \sum_{i=10}^{14} b_i (-2)^{i-10}, M = \sum_{i=0}^9 b_i \left(-\frac{1}{2} \right)^{10-i}$$

(مهندسی کامپیوتر - سراسری ۸۶)

کوچکترین و بزرگترین عدد قابل نمایش در این سیستم به ترتیب برابرند با:

$$(2^{18} + 2^{16} + 2^{14} + 2^{12} + 2^{10}), -(2^{17} + 2^{15} + 2^{13} + 2^{11})$$

$$(2^{18} + 2^{16} + 2^{14} + 2^{12} + 2^{10}), -3(2^{18} + 2^{16} + 2^{14} + 2^{12} + 2^{10})$$

$$3(2^{17} + 2^{15} + 2^{13} + 2^{11}), -(2^{17} + 2^{15} + 2^{13} + 2^{11})$$

$$3(2^{17} + 2^{15} + 2^{13} + 2^{11}), -3(2^{18} + 2^{16} + 2^{14} + 2^{12} + 2^{10})$$

کوچک ۱۰—عدد ۱۶ بیتی ۰۱۱۱۱۱۱۱۱۱۱۰۰۰۰۰ را در نظر بگیرید. بزرگترین عددی که می‌توان با این عدد جمع کرد به طوری که overflow رخ ندهد، چیست؟

(علوم کامپیوتر - سراسری ۸۶)

 2^{15} (۴) $2^{15}-1$ (۳) 2^5-1 (۲) 2^5 (۱)

کوچک ۱۱—در نمایش اعداد ممیز شناور اگر تعداد بیت‌های در نظر گرفته شده برای بخش توان، ۵ بیت باشد، بایاس چه مقداری دارد؟

(علوم کامپیوتر - سراسری ۸۶)

32 (۴)

31 (۳)

16 (۲)

15 (۱)

که در یک سیستم نمایش اعداد ممیز شناور، ۱ بیت برای علامت ۸ بیت برای مانتنیس در نظر گرفته شده است. نمایش ممیز شناور عدد مقابله این سیستم چیست؟

(علوم کامپیوتر - سراسری ۸۶)

$$10^{(-110) \times 2^{111111}}$$

$$-0.000111110000000000000000 \times 2^{(-128)} \quad 10^{\text{۲}} \quad -0.1111110000000000000000 \times 2^{(-131)} \quad 10^{\text{۱}} \\ -0.111111 \times 2^{(-131)} \quad 10^{\text{۴}} \quad 1.111111 \times 2^{(-132)} \quad 10^{\text{۳}}$$

که اگر سیستم نمایش اعداد ممیز شناور پایه ۴ باشد آنگاه نمی توانیم داشته باشیم.

(علوم کامپیوتر - سراسری ۸۶)

hidden bit ۴) اعداد منفی ۳) بایاس ۲) اعداد نرمالیزه ۱)

که در یک سیستم حسابی به جای استفاده از خود اعداد از \log (لگاریتم) اعداد استفاده می شود. کدام یک از اعمال چهارگانه حسابی سخت تر انجام می شود؟

(مهندسی کامپیوتر - آزاد ۸۶)

۴) جمع ۳) ضرب و تقسیم ۲) ضرب ۱) تقسیم

که محدوده دقت نمایش اعداد ممیز شناور با ساختار زیر را نشان دهید. فرض کنید که اعداد علامت دار نما را با مقدار ۱۶ بایاس می کنیم.

(مهندسی کامپیوتر - سراسری ۸۷)



$$2^{-15} \leq 2^{-10} \quad 2 \quad 2^{-26} \leq 2^5 \quad 1$$

$$2^{-1} \leq 2^{-10} \quad 4 \quad 2^{-5} \leq 2^{10} \quad 3$$

که کدام یک از جملات زیر صحیح است؟

(علوم کامپیوتر - سراسری ۸۷)

۱) هر shift به راست حکم یک عمل تقسیم به ۲ را دارد.

۲) هر shift به راست حکم یک عمل تقسیم به ۲ را دارد فقط برای اعداد توان دو.

۳) هر rotate به راست حکم یک عمل تقسیم به ۲ را دارد فقط برای اعداد توان دو.

۴) هر rotate به راست حکم یک عمل تقسیم به ۲ را دارد.

که اگر مجموعه ارقام مورد نظر $\{0,1,2\}$ باشد، یعنی این که عدد ۲ را نیز در مبنای ۲ بتوان پذیرفت. کدام یک از اعداد زیر عدد ۸ در مبنای ۲ را نشان می دهد؟

(مهندسی کامپیوتر - آزاد ۸۷)

210) ۴ 120) ۳ 122) ۲ 202) ۱

که در یک کامپیوتر اعداد ممیز شناور به صورت ۳۲ بیتی ذخیره می شوند. مقدار عددی رشته $b_{31}b_{30}\dots b_1b_0$ برابر است با:

$$2^{E-64} \times (2 \times b_{31} - 1) \times \sum_{i=0}^{23} (\bar{b}_i \times 2^{i-12}) \quad ; \quad E = \sum_{i=24}^{30} (2^{i-12} \times b_i)$$

مقداری عددی کوچکترین عدد مثبت و کوچکترین عدد منفی قابل نمایش چقدر است؟

(مهندسی کامپیوتر - سراسری ۸۸)

$$-2^{63}, 2^{-64} \quad 4 \quad 2^{51} - 2^{75}, 2^{-76} \quad 3 \quad -2^{75}, 2^{-76} \quad 2 \quad -2^{51}, 2^{-64} \quad 1$$

که در یک پردازنده برای نمایش قسمت توان اعداد ممیز شناور از روش excess-64 استفاده می شود. در این روش عدد $e_6e_5\dots e_0$ به وسیله

$$\text{عدد } e = -64 + \sum_{i=0}^6 2^i e_i \quad \text{نمایش داده می شود. دو عدد این چنینی وارد یک جمع کننده موازی معمولی ۷ بیتی می شود. کدام عمل باید انجام شود تا نتیجه نیز به صورت excess-64 باشد?}$$

(علوم کامپیوتر - سراسری ۸۹)

۱) خروجی باید مکمل شود.

۲) خروجی بدون تغییر بماند.

۳) بیت منتهی الیه سمت چپ (هفتمنی بیت) خروجی جمع کننده باید مکمل شود.

۴) بیت carry نتیجه باید جزء نتیجه جمع تلقی گردد.

که چند عدد بین دو عدد ۲۵۵ و ۲۵۶ وجود دارند که به صورت ممیز شناور قابل نمایش هستند؟

(علوم کامپیوتر - سراسری ۹۰)

۱) یک ۲) به تعداد 2^{23} عدد

۳) بین ۲۵۵ و ۲۵۶ عددی وجود ندارد. ۴) بی نهایت

که عدد ممیز شناور معادل عدد هگزا دسیمال IEEE 80000 3EA در استاندارد floating point کدام است؟

(علوم کامپیوتر - سراسری ۹۰)

۱) ۰.328125 ۲) ۱.3125 ۳) ۰.328125 ۴) 0.3125



کهکشان ۲۲- برای تعیین عدد بزرگ‌تر در میان دو عدد ممیز شناور هنجر شده دارای قسمت‌های «علامت»، «مانتیس» و «نما» ترتیب انجام مقایسه چه می‌باشد؟	(مهندسي کامپيوتر - آزاد ۹۰)	۱) علامت، مانتیس، نما ۲) مانتیس، نما، علامت ۳) علامت، نما، مانتیس ۴) نما، مانتیس، علامت
کهکشان ۲۳- معادل ده دهی حاصل جمع دو عدد علامت‌دار متمم دو $10001.001,011.01$ چه می‌باشد؟	(مهندسي کامپيوتر - آزاد ۹۰)	-4.375 (۲) -11.625 (۳) -20.375 (۴)
کهکشان ۲۴- در کدام مبنای عددنويسي دو دو تا به جای ۴ می‌شود؟	(مهندسي کامپيوتر - آزاد ۹۰)	۳ (۲) 4 (۳) 5 (۴) 2 (۱)

پاسخنامه تست‌های طبقه‌بندی شده فصل اول

۱- گزینه «۴» دارا بودن ارقام $1,0,1$ به معنای آن است که ما باید تمامی اعداد را در این سیستم با این سه رقم و توان‌هایی از ۳ نمایش دهیم. در این جا برخلاف حالات‌های معمولی امکان تفریق به دلیل داشتن ۱- اضافه شده است. بنابراین برای حل مسئله باید تلاش کنیم تمامی توان‌های ۳ را از درون عدد موردنظر استخراج کنیم تا آن که به عددی بزرگ‌تر از عدد موردنظر برسیم. حال تعداد اختلاف را باید با سایر توان‌های ۳ و علامت منفی جبران نماییم.

$$\left. \begin{array}{l} 35 = 3^3 + 3^2 + 0 \times 3^1 - 1 \times 3^0 = 110\bar{1} \\ \frac{2}{9} = \frac{1}{3} - \frac{1}{3^2} = 3^{-1} - 3^{-2} = 11 \end{array} \right\} \Rightarrow 35 \frac{2}{9} = 110\bar{1}.1\bar{1}$$

$$2^n - 1 \Rightarrow 2^n - 1 \geq 10^{30} - 1$$

۲- گزینه «۴» روش اول:

$$\text{بزرگترین عدد } 30 \text{ رقی دردهی} = 10^{30} - 1$$

$$\Rightarrow 2^n \geq 10^{30} \Rightarrow \log 2^n \geq 30 \log 10 \Rightarrow n \log 2 \geq 30 \Rightarrow n \geq \frac{30}{0/3} \approx 100$$

پس به حداقل 100 بیت نیازمندیم.

روش دوم: $n = \log_2^A$ تعداد بیت‌های لازم برای نمایش عدد (A) به صورت کلی در مبنای ۲

$$0.5 \times 2 = 1.0 \rightarrow (0.5)_{10} = (0.1)_2$$

۳- گزینه «۳»

شرط لازم برای مقدار دقیق دو دویی داشتن، این است که رقم سمت راست ۵ یا صفر باشد.

۴- گزینه «۲» در فرمت نشان داده شده $b_{31}b_{23}b_0$ بیت علامت است و بیت‌های $b_{24}b_{30}$ بیت نما هستند. اگر مانتیس و نما هر دو بیشترین مقدار باشند، مقدار عدد بزرگ‌ترین مقدار ممکن خواهد بود و کمترین مقدار عدد زمانی بدست می‌آید که مانتیس و نما هر دو کوچکترین مقدار را داشته باشند.

$$S_{\min} = -64 + 0 = -64 ; S_{\max} = -64 + 1 + 2 + 2^2 + \dots + 2^5 + 2^6 = 63$$

$$= 2^{63} \left(\frac{1}{2} - 0 \right) (1 + 1 - 2^{-24}) = 2^{63} \times \frac{1}{2} (2 - 2^{-24}) = 2^{63} \times (1 - 2^{-25})$$

$$= 2^{-64} \left(\frac{1}{2} - 0 \right) (1 + 0) = 2^{-65}$$

۵- گزینه «۳» مقدار ددهی یک عدد در سیستم مکمل ۲ بدین صورت است:

$$(a_{n-1} a_{n-2} \dots a_1 a_0)_2 = a_{n-1} \times (-1)^{a_{n-1}} \times 2^{n-1} + a_{n-2} 2^{n-2} + a_{n-3} 2^{n-3} + \dots + a_1 2^1 + a_0 2^0$$

$$x = 10000 = 1 \times 2^4 + (-1)^1 + 0 \times 2^3 + 0 \times 2^2 + 0 \times 2^1 + 0 \times 2^0 = -16$$

$$y = 11110000 = 1 \times 2^7 + (-1)^1 + 1 \times 2^6 + 1 \times 2^5 + 1 \times 2^4 = -128 + 64 + 32 + 16 = -16$$

نکته: چنانچه به تعداد دلخواه بیت علامت را در بیت‌های با ارزش یک عدد مکمل ۲ تکرار کنیم، مقدار عدد تغییر نمی‌کند. به این عمل توسعه علامت (sign extension) می‌گویند.



دانشگاه شاهرود

فصل دوم

«محاسبات کامپیوتری و الگوریتم‌های محاسباتی»

مقدمه

در فصل پیش الگوهای نمایش متداول اعداد در سیستم‌های کامپیوتری تشریح گردید. در این فصل چگونگی انجام چهار عمل اصلی جمع، تفریق، ضرب و تقسیم در این الگوهای نمایش بیان می‌گردد. در بخش مدارات جمع یا تفریق کننده چند ساختار متداول استفاده شده، معروفی و مقایسه می‌گرددند. در بخش ضرب کننده روش پرکاربرد بوث به صورت کامل تشریح می‌شود. در برخی موارد مدارات سخت‌افزاری که اعمال فوق را انجام می‌دهند نیز ارایه گردیده است. در بخش تشریح هر یک از چهار عملگر، دو بخش اعداد علامت دارد و بدون علامت در صورت لزوم به تفکیک تشریح شده‌اند. در فصل قبل نحوه نمایش اطلاعات و داده‌ها در سیستم‌های کامپیوتری مورد بحث قرار گرفت در این فصل انجام محاسبات ریاضی مانند جمع، تفریق، ضرب و تقسیم بر روی اعداد ممیز ثابت و ممیز شناور مورد بررسی قرار خواهد گرفت و انجام محاسبات بر روی اعداد ذخیره شده به صورت مکمل ۱ و مکمل ۲ بحث خواهد شد اما تاکید بیشتر بر روی نحوه ذخیره سازی مکمل ۲ می‌باشد که در کامپیوترهای امروزی بیشتر استفاده می‌گردد.

جمع و تفریق اعداد ممیز ثابت

اعداد مکمل ۲

در حالت کلی می‌توانیم تفریق دو عدد را به صورت رو برو در نظر بگیریم: بنابراین برای انجام این تفریق کافیست مکمل ۲ عدد b محاسبه گردد و حاصل با عدد a جمع شود (و در نتیجه می‌توان گفت برای عمل تفریق به سخت‌افزار اضافه نیاز نخواهیم داشت).

کمپیوتر مثال ۱: عملیات جمع و تفریق مقابل را با استفاده از نمایش مکمل ۲ در یک قالب یک باقی انجام دهید.

پاسخ: برای انجام $10+23$ کافیست معادل مبنای دو هر یک از اعداد را نوشه، با یکدیگر جمع نماییم:

$$(10) : 00001010$$

$$+(23) : 00010111$$

$$\underline{00100001} \Rightarrow +33$$

برای انجام $2-5$ ابتدا مکمل ۲ عدد ۲ را محاسبه نموده و با ۵ جمع می‌نماییم:

$$5-2=5+(-2):$$

$$+2:00000010 \xrightarrow{\text{مکمل ۲}} -2:11111110$$

$$(-2):11111110$$

$$+(+5): 00000101$$

$$\underline{1\ 00000011} \Rightarrow +3$$

دقت کنید که در انجام عمل جمع در روش مکمل ۲ از رقم نقلی ایجاد شده صرف نظر می‌گردد.

با توجه به محدودیت تعداد بیت‌های استفاده شده، نمی‌توان بازه $[-\infty, +\infty]$ را در محاسبات پوشش داد بنابراین در انجام برخی از محاسبات ممکن است سریزی (overflow) رخ دهد. نکته زیر شرط بروز سریزی را در عمل جمع مکمل ۲ مشخص می‌کند.

نکته ۱: در عمل جمع در حالتی که اعداد به صورت مکمل ۲ ذخیره شده باشند تنها در صورتی سریزی می‌تواند رخ دهد که علامت عملوندهای یکسان باشد، در این حالت اگر بیت علامت نتیجه با بیت علامت عملوندهای یکسان نباشد آنگاه می‌توان بروز سریزی را نتیجه‌گیری نمود و در غیر این صورت نتیجه به دست آمده صحیح می‌باشد. به عبارت دیگر اگر جمع دو عدد منفی، منفی یا جمع دو عدد مثبت، مثبت شود، سریزی اتفاق افتاده است.

* تذکرہ ۱: سریزی بے حالتی گفتہ می شود کہ در انجام محاسبات، عدد حاصل قابل ذخیرہسازی نباشد.

* تذکرہ ۲: در حالت کلی اگر از n بیت برای نمایش داده‌های مکمل ۲ استفادہ شود آنگاه در صورتی که حاصل جمع در بازه $[-2^{n-1}, 2^{n-1}]$ قرار نداشته باشد، سریزی رخ خواهد داد.

کچھ مثال ۲: اگر از یک فرمت هشت بیتی برای نمایش اعداد مکمل ۲ استفاده شده باشد آیا برای محاسبہ $(-4) + (-1)$ سریزی رخ می‌دهد؟


$$(-1) : 11111111$$

$$+ (-4) : 11111100$$

$$\begin{array}{r} 1 \\ \hline 1111110111 \Rightarrow -5 \\ \text{بیت علامت} \\ \uparrow \\ \text{رقم نقلی صرف نظر می‌شود} \end{array}$$

به دلیل یکسان بودن بیت علامت نتیجه و بیت علامت عملوندہا سریزی رخ نداده است.


پاسخ:



اگر از سه بیت برای نمایش اعداد مکمل ۲ استفادہ شده باشد آنگاه بازه قابل نمایش برابر $[-4, +3] = [-2^{3-1}, 2^{3-1} - 1]$ خواهد بود کہ می‌توان نمودار ساعتی رو برو را برای آن در نظر گرفت.


این شکل دلیل صرف نظر نمودن از رقم نقلی را بهتر نشان می‌دهد (تنها حالت‌های محدودی قابل نمایش می‌باشند که با اضافه نمودن یک واحد به بزرگترین عدد کوچکترین عدد بدست می‌آید).

نکته ۲: همان‌طور که از روی شکل پیداست همواره کوچکترین عدد منفی و بزرگترین عدد مثبت بر روی دایره کنار هم قرار می‌گیرند، عبور از این همسایگی مرز وقوع خطای سریز را نشان می‌دهد زیرا با انجام یک عمل جمع و یا تفریق از بزرگترین عدد مثبت به کوچکترین عدد منفی رسیده‌ایم که نمی‌تواند صحیح باشد.




حال اگر نمودار ساعتی داده شده را به صورت رو به رو در نظر بگیریم، آنگاه مکمل ۲ هر عدد دقیقاً عددی است که با خطچین افقی به آن متصل شده است و طبق مطلب بیان شده، برای اضافه نمودن m واحد به یک عدد کافیست با شروع از آن عدد به اندازه m واحد در جهت حرکت عقربه‌های ساعت حرکت نماییم و برای تفریق m واحد همین عمل در جهت عکس حرکت عقربه‌های ساعت انجام می‌گیرد. اما نتیجه به دست آمده در صورتی که از مرز بین 100 و 011 عبور نماییم، درست نخواهد بود (زیرا سریزی رخ می‌دهد). به عنوان مثال اگر به عدد یک، چهار واحد اضافه شود و در نتیجه در جهت عقربه‌های ساعت چهار واحد حرکت کنیم آنگاه از مرز ذکر شده عبور می‌کنیم و در نهایت به عدد 3- خواهیم رسید که مشخصاً نتیجه درست نمی‌باشد.

بنابراین می‌توان گفت که یک نمایش سه بیتی در نمایش مکمل ۲ بازه زیر را نمایش می‌دهد:



در حالت کلی می‌توان شکل زیر را برای اعداد قابل نمایش در روش مکمل ۲ بوسیله n بیت به صورت زیر در نظر گرفت:





که بازه قابل نمایش را می‌توان به صورت زیر در نظر گرفت:

$$\xleftarrow{-2^{n-1} -2^{n-1} \dots -4 -2 -1 0 1 2 3 4 \dots 2^{n-1}-1}$$

نکته ۳: اگر رقم نقلی وارد شده به MSB (با ارزش ترین بیت) با رقم نقلی خارج شده از آن مساوی نباشد، سرریز رخ داده است. این موضوع به صورت بهتر در زیر بیان شده است.

$$\begin{array}{r} \text{رقم‌های نقلی} \\ c_n c_{n-1} c_{n-2} \dots c_2 c_1 c_0 \\ + a_{n-1} a_{n-2} \dots a_2 a_1 a_0 \\ + b_{n-1} b_{n-2} \dots b_2 b_1 b_0 \\ \hline \text{رقم‌های حاصل جمع} s_{n-1} s_{n-2} \dots s_2 s_1 s_0 \end{array}$$

آنگاه می‌توان بروز سرریزی را به صورت زیر کنترل نمود:

$$V = C_n \oplus C_{n-1} \Rightarrow C_n \neq C_{n-1} : V = 1 \quad \text{اگر} \quad \text{سرریزی رخ داده است} \\ \text{بیت سرریز}$$

کمک مثال ۳: اگر از یک فرمت یک بایتی برای نمایش مکمل ۲ استفاده شده باشد آیا در عمل $80+50=130$ در این سیستم سرریزی رخ می‌دهد؟

پاسخ: حاصل جمع دو عدد داده شده به صورت زیر انجام می‌شود.

$$\begin{array}{r} (+80): 01010000 \\ (+50): 00110010 \\ \hline 10000010 \Rightarrow -126 \\ \uparrow \\ \text{بیت علامت} \end{array}$$

$$\left. \begin{array}{l} C_7 = 1 \\ C_8 = 0 \end{array} \right\} \rightarrow V = 1 \quad \text{مطلوب آنچه در بالا گفته شد}$$

همان‌گونه که ملاحظه می‌گردد بیت علامت دو عملوند داده شده یکسان و مثبت است اما بیت علامت نتیجه متفاوت و منفی می‌باشد بنابراین سرریزی رخ داده است و نتیجه بدست آمده معتبر نیست.

کمک مثال ۴: محاسبات ریاضی زیر را در سیستم مکمل ۲ و با نمایش ۷ بیتی اعداد انجام دهید. مشخص کنید که آیا سرریز رخ داده است یا خیر؟

$$\text{(الف)} (-35) + (+40) = (40) - (35) \quad \text{(ب)} (-40) + (+35) = (35) - (40)$$

پاسخ:

$$\begin{array}{r} -35 \quad 1011101 \\ -40 \quad 1011000 \\ \hline -75 \quad 0110101 \\ \swarrow \quad \searrow \\ C_6 = 0 \quad C_5 = 1 \end{array} \quad \text{(ب)}$$


$$\begin{array}{r} +35 \quad 0100011 \\ +40 \quad 0101000 \\ \hline 75 \quad 1001011 \\ \swarrow \quad \searrow \\ C_6 = 0 \quad C_5 = 1 \end{array} \quad \text{(الف)}$$

سرریزی رخ داده است $C_6 \oplus C_5 = 1$ رقم‌های نقلی $C_6 \oplus C_5 = 1$
 البته می‌توان به روش دیگر نیز رخ دادن سرریز را بدون محاسبه در مبنای دو پیش‌بینی کرد. مطابق با آنچه گفته شد در یک نمایش ۷ بیتی، اعداد در محدوده $[-2^{7-1}, 2^{7-1}]$ یعنی $[-64, 63]$ قابل نمایش می‌باشد. از آنجا که حاصل هر دو عبارت در خارج از این محدوده قرار دارد، پس در هر دو مورد سرریز رخ می‌دهد.

اعداد مکمل ۱

برای جمع و تفریق دو عدد مکمل ۱ شبیه به حالت قیل می‌باشد با این تفاوت که برای اعداد منفی مکمل ۱ آنها محاسبه می‌گردد. اگر از سه بیت برای نمایش اعداد مکمل یک استفاده شده باشد، نمودار ساعتی روبرو اعداد قابل نمایش را نشان می‌دهد.

همانگونه که در این شکل مشاهده می‌گردد اگر یک واحد به ۰- اضافه شود آنگاه در صورتی که از رقم نقلی صرف نظر گردد حاصل $+0$ می‌شود اما در صورتی که حاصل باید برابر $+1$ باشد بنابراین در جمع دو عدد مکمل ۱ در صورتی که رقم نقلی ایجاد شود آنگاه یک واحد به نتیجه خروجی اضافه می‌گردد.



نکته مثال ۵: حاصل $5.5 - 1.0 = 4.5$ را در روش مکمل ۱ بدست آورید.


همان طور که گفته شد، در روش مکمل یک باید رقم نقلی به نتیجه خروجی اضافه گردد.

$$\begin{array}{r} (+5.5): 0101.1 \\ (-1.0): 1110.0 \\ \hline \text{رقم نقلی} & 0100.1 \Rightarrow +4.5 \end{array}$$

ساخت افزار مورد نیاز برای عمل جمع و تفریق

a	b	C _{in}	S	Carry
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	1	0	1

نیم جمع کننده (Half Adder): یک نیم جمع کننده برای جمع دو رقم باینری مانند a و b استفاده می‌گردد که دو بیت خروجی حاصل جمع (S) و رقم نقلی (carry) را ایجاد می‌نماید جدول درستی یک نیم جمع کننده به صورت مقابل می‌باشد.



$$\begin{cases} S = a \oplus b \\ C = a \cdot b \end{cases}$$

بنابراین می‌توان نوشت:

در نتیجه نمودار منطقی نیم جمع کننده به صورت رو به رو خواهد بود.

تمام جمع کننده (Full Adder): یک تمام جمع کننده سه رقم باینری مانند a و b و c_{in} را به عنوان ورودی دریافت می‌کند و دو بیت خروجی S و C_{out} را به عنوان حاصل جمع و رقم نقلی ایجاد می‌نماید. جدول درستی یک تمام جمع کننده به صورت زیر می‌باشد.


a	b	C_{in}	C	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	1	0	1	0
1	1	1	1	1

جدول درستی (FA)


که با توجه به رابطه بین ورودیها و خروجی‌ها می‌توان نوشت.

$$\begin{cases} S = a \oplus b \oplus C_{in} \\ C = a \cdot b + a \cdot C_{in} + b \cdot C_{in} \end{cases}$$


و بنابراین نمودار منطقی یک تمام جمع کننده به صورت رو به رو می‌باشد.



می‌توان با استفاده از دو نیم جمع کننده، یک تمام جمع کننده را به صورت زیر ایجاد نمود:



جمع کننده با رقم نقلی موجی (ripple carry adder): این جمع کننده برای جمع دو عدد n بیتی باینری استفاده می‌شود و از n تمام جمع کننده به صورت زیر تشکیل شده است.





که برای جمع دو عدد $A = a_{n-1}a_{n-2}\dots a_0$ و $B = b_{n-1}b_{n-2}\dots b_0$ در نظر گرفته شده است. در این جمع کننده بیت‌های A و B از سمت راست دو به دو با یکدیگر جمع می‌شوند و رقم نقلی به عنوان یکی از ورودی‌های مربوط به تمام جمع کننده برای رقم بعدی استفاده می‌شود. در این جمع کننده ورودی C_{in} مدار را می‌توان برابر صفر در نظر گرفت و یا می‌توان به جای اولین تمام جمع کننده از یک تیم جمع کننده استفاده نمود.

این جمع کننده به این دلیل رقم نقلی موجی نامیده می‌شود که در آن رقم نقلی جمع کننده آم به صورت موجی به جمع کننده $1+i$ ام انتشار می‌یابد، بنابراین جمع کننده $1+i$ ام تنها زمانی می‌تواند نتیجه بیت $1+i$ ام حاصل جمع را محاسبه نماید که حاصل جمع کننده سمت راست آن (جمع کننده آم) نتیجه بیت آم را محاسبه نموده باشد و رقم نقلی خود را تولید کرده باشد.

جمع کننده با پیش‌گویی رقم نقلی (CLA):

هدف از طراحی جمع کننده با پیش‌گویی رقم نقلی (Carry Look-Ahead Adder) کاهش زمان تأخیر مربوط به انتشار رقم نقلی در جمع کننده موجی می‌باشد، ایده اصلی برای طراحی این جمع کننده بر اساس محاسبه مستقیم بیت C_{in} در جمع کننده $1+i$ ام است (به جای اینکه بیت C_{in} از جمع کننده آم گرفته شود).

در حالت کلی اگر از اعداد مبنای r استفاده شود آنگاه در جمع دو عدد $A = a_{n-1}\dots a_0$ و $B = b_{n-1}\dots b_0$ می‌توان دو حالت زیر را در نظر گرفت:

رقم نقلی ورودی به جمع کننده آم به جمع کننده بعدی $(1+i)$ ام منتشر می‌شود. $\Rightarrow a_i + b_i = r - 1 \Rightarrow$

به عنوان مثال دو عدد در مبنای 10 را در نظر بگیرید.

$$A = \begin{matrix} a_2 & a_1 & a_0 \\ 1 & 4 & 5 \end{matrix}, \quad B = \begin{matrix} b_2 & b_1 & b_0 \\ 1 & 5 & 5 \end{matrix}$$

$$\begin{array}{r} 145 \\ + 155 \\ \hline 110 \\ \text{رقم‌های نقلی} \\ \hline 300 \\ \text{نتیجه} \end{array}$$

در این حالت داریم:

حاصل جمع دو رقم اول به صورت $10+5=15$ می‌باشد بنابراین یک رقم نقلی ایجاد خواهد کرد، حاصل جمع دو رقم بعدی به صورت $9+4=13$ می‌باشد پس این دو رقم، رقم نقلی تولید نمی‌کنند اما رقم نقلی جمع قبلی را به رقم‌های سوم منتشر می‌کنند. حاصل جمع دو رقم نهایی ایجاد رقم نقلی نمی‌کند و هم‌چنین رقم نقلی ورودی را نیز منتشر نمی‌نماید.

در حالت باینری روابط ساده‌تر از مبنای‌های بزرگتر می‌باشد، برای تعیین این که آیا جمع رقم‌های آم از A و B ایجاد رقم نقلی مربوط به حاصل جمع a_i و b_i انتشار یا عدم انتشار رقم نقلی مربوط به جمع کننده آم در نظر می‌گیریم در این حالت خواهیم داشت:

$$\begin{aligned} g_i &= a_i \text{ and } b_i = a_i \wedge b_i \\ p_i &= a_i \text{ xOR } b_i = a_i \oplus b_i \end{aligned}$$

بنابراین جمع کننده آم در صورتی یک رقم نقلی تولید می‌کند که هر دو بیت a_i و b_i برابر یک باشند و تنها در صورتی رقم نقلی ورودی را منتشر می‌کند که دقیقاً یکی از دو ورودی برابر یک باشند.

بنابراین با فرض این که c_0 رقم نقلی ورودی به کل مدار می‌باشد می‌توان رقم‌های نقلی دیگر را به صورت زیر پیش‌گویی نمود:

$$c_2 = g_1 \vee (p_1 \wedge c_1) = g_1 \vee (p_1 \wedge g_0) \vee (p_1 \wedge p_0 \wedge c_0)$$

$$c_3 = g_2 \vee (p_2 \wedge c_2) = g_2 \vee (p_2 \wedge g_1) \vee (p_2 \wedge p_1 \wedge g_0) \vee (p_2 \wedge p_1 \wedge p_0 \wedge c_0)$$

⋮

می‌توان p_i در مبنای دو را به صورت $p_i = a_i + b_i$ در نظر گرفت و رابط مربوط به رقم نقلی C_i را به صورت زیر نوشت:


$$c_i = g_{i-1} + p_{i-1}, \quad g_{i-1} = a_{i-1}b_{i-1}, \quad p_{i-1} = a_{i-1} \oplus b_{i-1}$$

بنابراین داریم:


$$c_i = g_{i-1} + p_{i-2} + p_{i-1}p_{i-2}g_{i-3} + \dots + p_{i-1}p_{i-2}\dots p_1g_0 + g_{i-2}\dots p_1p_0c_0$$

همان‌گونه که ملاحظه می‌گردد، محاسبه مستقیم رقم‌های نقلی بالرزش‌تر نیاز به اعمال پیچیده‌تری دارد. با این حال استفاده از روش بیان شده به صورت قابل ملاحظه‌ای زمان تأخیر انتشار رقم نقلی را کاهش می‌دهد.

شکل زیر مدار مربوط به یک جمع کننده n بیتی با رقم نقلی پیش‌بینی شده را نشان می‌دهد.



در حالت کلی می‌توان گفت عمق یک مدار جمع کننده موجی n بیتی با رقم نقلی پیش‌گویی شده برابر $O(\log n)$ می‌باشد اما در عین حال مدار جمع کننده با رقم نقلی پیش‌گویی شده $O(n \log n)$ گیت استفاده می‌نماید در حالیکه جمع کننده با رقم نقلی موجی از $O(n)$ مدار استفاده می‌نماید. با توجه به این مطلب در برخی از طراحی‌ها یک جمع کننده بزرگ با رقم نقلی موجی در نظر گرفته می‌شود که در داخل آن از جمع کننده‌های کوچک با رقم نقلی پیش‌بینی شده استفاده می‌گردد.



توجه به این نکته لازم است که در هر بلوک، رقم نقلی بین ۴ تمام جمع کننده به صورت موجی منتشر می‌شود و تنها رقم خروجی بلوک پیش‌بینی می‌گردد.

نکته ۴: عمق مدار جمع کننده n بیتی با رقم نقلی پیش‌بینی شده برابر $O(\log n)$ و عمق مدار جمع کننده با رقم نقلی موجی $O(n \log n)$ می‌باشد.

نکته ۵: تعداد گیت استفاده شده در مدار جمع کننده n بیتی با رقم نقلی پیش‌بینی شده از مرتبه $O(n \log n)$ و در مدار جمع کننده n -بیتی با رقم نقلی موجی برابر $O(n)$ می‌باشد.

زمان تأخیر یک جمع کننده با رقم نقلی موجی به صورت زیر قابل محاسبه می‌باشد:

$$t_{\text{ripple}} = N \times t_{\text{FA}}$$

زمان تأخیر هر تمام جمع کننده $\frac{\text{زمان تأخیر هر تمام جمع کننده}}{\text{تعداد بیت‌ها}}$

همان‌گونه که ملاحظه می‌شود زمان تأخیر این جمع کننده نسبت مستقیم با تعداد بیت‌ها دارد.

برای محاسبه زمان تأخیر در جمع کننده با رقم نقلی پیش‌بینی شده باید مسیر بحرانی مسیری است که بیشترین تأخیر را دارد و بنابراین تأخیر کل مدار را تعیین می‌کند، شناسایی می‌شود. اگر فرض کنیم یک جمع کننده N بیتی با رقم نقلی پیش‌بینی شده به بلاک‌های k بیتی تقسیم شده

$$t_{\text{CLA}} = t_{\text{pg}} + t_{\text{pg-block}} + \left(\frac{N}{k} - 1\right)t_{\text{AND-OR}} + kt_{\text{FA}}$$

باشد آنگاه زمان تأخیر به صورت مقابل خواهد بود.

تست‌های طبقه‌بندی شده فصل دوم

کوچک ۱-اگر بخواهیم ضرب $B = (101110)_2$ با اعمال کد بوث (Booth) انجام دهیم به ترتیب چند عمل Shift و چند عمل Add/Sub باید انجام دهیم؟
 (مهندسی کامپیوتر - سراسری ۷۷)


3 Add/sub , 5shift (۲)

4 Add/sub , 5shift (۱)


8 Add/sub , 6shift (۴)

6 Add/sub , 6shift (۳)

کوچک ۲-برای انجام عملیاتی 16 بیتی از 4 واحد عملیاتی 4 بیتی زیر استفاده شده است. این چهار واحد با روش Carry ripple (اتصال خروجی Carry یک واحد به ورودی Carry واحد بعدی) به یکدیگر متصل شده‌اند. چنانچه یکی از ورودی‌های 16 بیتی 375 و ورودی دیگر 9760 باشد نتیجه خروجی 16 بیتی چه خواهد بود؟ (تمام اعداد در پایه 16 هستند)
 (مهندسی کامپیوتر - سراسری ۷۸)



کوچک ۳-در مدار زیر بلوک D یک فیلیپ‌فلاب D است و عملیات زیر را انجام می‌دهد.
 (مهندسی کامپیوتر - سراسری ۷۸)
 می‌شوند. چنانچه تأخیر محاسبه O_i برابر با 20 نانو ثانیه و تأخیر محاسبه d_i برابر 15 نانو ثانیه و تأخیر فیلیپ‌فلاب 10 نانو ثانیه و پریود کلاک 40 نانو ثانیه باشد مدار فوق جمع دو عدد هشت بیتی a و b را در چه زمانی انجام می‌دهد.



کوچک ۴-حداقل سخت‌افزار لازم برای ساخت یک ضرب گننده آرایه‌ای (Array Multiplier) که عدد 5 بیتی a_1a_0 $b_4b_3b_2b_1b_0$ را در عدد دو بیتی ضرب می‌نماید عدد AND دو ورودی و یک عدد جمع گننده بیتی می‌باشد.
 (مهندسی کامپیوتر - سراسری ۸۰)

5,10 (۴)

5,12 (۳)

6,10 (۲)

6,12 (۱)

کوچک ۵-در عمل تقسیم در چه صورت divide-overflow رخ می‌دهد؟
 (علوم کامپیوتر - سراسری ۸۰)

۱) فقط زمانی که تقسیم به صفر انجام شود.


۲) عدد موجود در نیمه بالای خارج قسمت از مقسوم علیه بزرگ

۳) باقیمانده یک عدد منفی باشد.


۴) هیچکدام



کچه ۶- در صورتیکه شکل زیر یک جمع کننده BCD باشد، چگونه می‌توان آن را تبدیل به یک جمع کننده/تفريق کننده BCD نمود؟
(مهندسی کامپیوتر - سراسری ۸۲)



(مهندسی کامپیوتر - سراسری ۸۱)



(علوم کامپیوتر - سراسری ۸۲)

- ۲ عمل shift left معادل ضرب در توانی از عدد ۲ است.
- ۴ عمل جمع Floating-point جابجاپذیر نمی‌باشد.

کچه ۷- اگر تعداد این سلولها دو برابر شود در تاخیر ماکزیمم چه اثری می‌گذارد؟


- ۱) برابر می‌شود.
- ۲) دو برابر می‌شود.
- ۳) سه برابر می‌شود.
- ۴) تفاوتی نمی‌کند.

کچه ۸- کدام گزاره صحیح است؟

- ۱) عمل جمع Floating-point همواره شرکت پذیر است.
- ۳) عمل تقسیم shift right معادل ضرب در توانی از عدد ۲ است.



که ۹- در شکل مقابل سه عدد چهار بیتی $(C_3 C_2 C_1 C_0)$, $(A_3 A_2 A_1 A_0)$, $(B_3 B_2 B_1 B_0)$ را داریم. مقدار اولیه ثبات R_1 صفر است. محتویات اولیه شیفتدهنده را نیز دادهایم بعد از گذشت چهار پالس ساعت در خروجی جمع کننده چه مقداری قرار خواهد داشت؟ (مهندسی کامپیوتر - سراسری ۸۳)




$$(C_3 C_2 C_1 C_0) \times (B_3 B_2 B_1 B_0) + A_3 A_2 A_1 A_0 \quad (2)$$

$$(A_0 A_1 A_2 A_3) \times (B_0 B_1 B_2 B_3) + C_0 C_1 C_2 C_3 \quad (4)$$

$$(A_3 A_2 A_1 A_0) \times (B_3 B_2 B_1 B_0) + C_3 C_2 C_1 C_0 \quad (1)$$

$$(B_0 B_1 B_2 B_3) \times (A_3 A_2 A_1 A_0) + C_0 C_1 C_2 C_3 \quad (3)$$

که ۱۰- با استفاده از بلوکهای جمع کننده دهدۀ یک رقمی (نشان داده شده در شکل زیر) مداری جهت انجام جمع موازی دهدۀ ۱۰ رقمی (با تکرار ۱۰ واحد از این بلوک‌ها) ساخته‌ایم. گیت‌های x و y (در شکل) و تأخیر نهایی جمع کننده ۱۰ رقمی برایوند با: (تأخیر گیت‌ها را ۱۰ns فرض کنید) (مهندسی کامپیوتر - سراسری ۸۳)



که ۱۱- اگر بیت شماره ۱۵ یک رجیستر ۱۶ بیتی cpu مقدار داشته باشد، کدام جمله در رابطه با مقدار موجود در این رجیستر صحیح‌تر است؟ (علوم کامپیوتر - سراسری ۸۳)

- ۱) می‌تواند نشان دهنده یک عدد signed و یا unsigned باشد.
- ۲) می‌تواند نشان دهنده یک عدد مثبت یا منفی باشد.
- ۳) نشان دهنده یک عدد منفی است.
- ۴) می‌تواند نشان دهنده یک عدد مثبت یا منفی و یا یک عدد signed و یا unsigned باشد.

که ۱۲- یکی از روش‌های ضرب دو عدد روش جمع و شیفت است. به این ترتیب:

$$\begin{array}{r} 101 \\ \times 101 \\ \hline 101 \\ + 101 \\ \hline 000 \\ \hline 011 \end{array}$$

شیفت به راست \circ → ۱۰۱
شیفت به راست \circ → ۰۰۰

یعنی حاصل ضرب دو عدد $1111 \times 1111 = 15$ است. دیاگرام قالبی چنین مداری برای ضرب دو عدد چهار بیتی در شکل دیده می‌شود. خط کنترل در حقیقت رقم باقیمانده B است که اگر '۱' باشد، اجازه می‌دهد A با محتویات آکومولاتور (پس از شیفت) جمع شود. برای اجرای کامل عمل ضرب در مجموع چند پالس کنترل (اعم از بافره آکومولاتور و ثبات B) لازم است؟ (مهندسی کامپیوتر - آزاد ۸۳)

14(۴)

16(۳)

4(۲)

12(۱)

که ۳۶- دو عدد A و B در نمایش ممیز شناور با طول میدان‌های زیر و با نمای اربیب‌دار (Biased) چه حاصل جمعی دارد؟ (مهندسی کامپیوتر - سراسری ۹۵)

S	E	F
---	---	---

S : Sign : 1 bit

$$N = (-1)^S \times 2^{E-\text{biased}} \times 1.F$$

F : Fraction : 4 bits

E : Exponent : 3 bits

Biased = +4

A	0	111	0010
---	---	-----	------

B	0	111	0001
---	---	-----	------

0	111	0010
---	-----	------

(۲)

0	111	0011
---	-----	------

(۱)

(۴) غیرقابل نمایش

0	111	0001
---	-----	------

(۳)

که ۳۷- کدام مورد با توجه به الگوریتم ضرب Booth، برای ضرب دو عدد n بیتی علامت‌دار مکمل ۲، صحیح نیست؟ (مهندسی کامپیوتر - سراسری ۹۶)

(۱) اگر مضروب‌فیه عددی مثبت باشد: تعداد عمل جمع = تعداد عمل تفریق

(۲) در هر صورت تعداد عمل جمع و تفریق برابر هستند.

(۳) اگر مضروب‌فیه عددی منفی باشد: تعداد عمل تفریق = تعداد عمل جمع

(۴) در این الگوریتم همیشه عمل تفریق قبل از عمل جمع انجام می‌شود.

که ۳۸- چند مورد از گزاره‌های داده شده درست هستند؟ (مهندسی کامپیوتر - سراسری ۹۷)

(a) در ضرب دو عدد دودویی n بیتی به روش Booth، همیشه تعداد عمل تفریق بیشتر از تعداد عمل جمع است.

(b) در تقسیم دو عدد دودویی به روش غیرجبرانی (non-restoring) نیازی به مقایسه‌گر (comparator) نیست.

(c) در مدار ضرب کننده ترکیبی دو عدد دودویی 10 بیتی و 12 بیتی بدون علامت، از 120 گیت 2-input AND استفاده می‌شود.

(d) در تقسیم جبرانی (restoring) دو عدد دودویی، تعداد عمل تفریق مورد نیاز با تعداد عمل جمع جبرانی برابر است.

۱ (۱) ۲ (۲) ۳ (۳) ۴ (۴)

که ۳۹- برای جمع ترکیبی 9 عدد دودویی n بیتی به روش carry – save، حداقل تعداد جمع کننده carry – save کدام است؟

(مهندسي کامپيوتر - سراسري ۹۷)

۷ (۱) ۹ (۲) ۱۱ (۳) ۴ (۴) بستگی به n دارد.

که ۴۰- دو عدد A = 1010010 = B = 1110011: مضروب و مضروب فیه به روش Add & Shift در هم ضرب می‌شوند. تعداد عملیات جمع کدام است؟ (مهندسي کامپيوتر - سراسري ۹۸)

۵ (۱) 4 (۲) 3 (۳) 2 (۴)

پاسخنامه تست‌های طبقه‌بندی شده فصل دوم

۱- هیچ‌کدام از گزینه‌ها صحیح نیست. به طور کلی در روش بوث تعداد بیت‌های ضرب کننده (مضروب فیه) می‌باشد و تعداد جمع و تفریق نیز برابر تعداد تغییر بیت در آن است. یعنی در اینجا 6 عمل shift نیاز داریم و دنباله‌های "10" تعداد تفریق‌ها و دنباله‌های "01" (در مضروب فیه) تعداد جمع‌ها را نشان می‌دهد بنابراین 3 عمل Add/sub نیاز داریم.

۲- گزینه «۴» مدار مورد نظر یک جمع کننده BCD است. 4 واحد از این مدار دو عدد دسیمال 4 رقمی را جمع می‌کند.

$$\begin{array}{r} 0375 \\ + 9760 \\ \hline 10135 \end{array}$$
 خروجی ۴ رقمی برابر 0135 می‌باشد.

۳- گزینه «۳» سرعت مدار به پریود کلاک محدود می‌شود. ورودی‌های a_i و b_i در هر پریود کلاک (40ns) آماده می‌شود که در طول این مدت خروجی‌های 0_i و d_i آماده می‌شوند. به راحتی می‌توان دید که پالس کلاک به اندازه‌ای طولانی می‌باشد که خروجی‌های لازم آماده باشند در غیر این صورت مدار رفتار درستی از خود نشان نمی‌داد.

$$8 \times 40 = 320\text{ns}$$

۴- گزینه «۴» یک ضرب کننده آرایه‌ای زبیتی در k بیتی به $k \times j$ گیت AND و $(1-j)$ جمع کننده k بیتی نیاز دارد.

۵- گزینه «۴» هرگاه نیمه بالای مقسوم بیشتر یا مساوی مقسوم علیه باشد و تعداد بیت‌های خارج قسمت محدود باشد مانند آنچه در مثال فصل دیده شد، سربیز رخ می‌دهد. در حالت تقسیم بر صفر نیز سربیز رخ می‌دهد که حالتی از جمله اول است.

۶- گزینه «۴» برای تفریق $A - B$ می‌توان A را با مکمل 10 عدد جمع کرد. یک روش مکمل 10 کردن این است که عدد B را مکمل 9 کنیم و با عدد 1 جمع کنیم. برای محاسبه مکمل 9 می‌توان ابتدا عدد را مکمل 1 کرد و سپس حاصل را با 1010 جمع نمود. لازم به ذکر است که با وارد کردن یک از طریق C_{in} و دادن ورودی ثابت 1001، در حقیقت عدد با 1010 جمع می‌شود.

۷- گزینه «۴» ورودی تمام FAها پس از دو تاخیر در دسترس است (تاخیر در HA و OR) بنابراین افزایش سلولها تاثیری در تاخیر ندارد.

۸- گزینه «۲ و ۳»

الف - اگر x و y و z اعداد ممیز شناور باشند آنگاه $(x + y) + z \neq x + (y + z)$ زیرا به دلیل خطاهای گرد کردن ممکن است نتایج مختلف حاصل شود.

ب - عمل shift left به شرطی ضرب در توانی از ۲ می‌باشد که سربیز رخ ندهد.

ج - عمل شیفت به راست منطقی برای اعداد بی‌علامت و عمل شیفت به راست حسابی برای اعداد علامت‌دار معادل تقسیم صحیح بر توانی از عدد ۲ می‌باشد.

د - جمع ممیز شناور جایجاذب است.

گزینه‌های ۲ و ۳ می‌توانند صحیح باشند.

۹- گزینه «۱» برای سادگی ابتدا $C = 0$ را در نظر می‌گیریم. در هر مرحله مقادیر بیت‌های A به ترتیب در بیت‌های B_3, B_2, B_1 و B_0 ضرب می‌شود و حاصل با نتیجه قبلی جمع می‌شود. در هر مرحله نتیجه قبلی یک بیت به چپ شیفت پیدا می‌کند چون حاصل جمع به بیت‌های 1 الی 8 جمع کننده منتقل می‌شوند و بیت صفر به ($C = 0$) متصل است.

A_3B_3	A_2B_3	A_1B_3	A_0B_3	0	0	0
+	A_3B_2	A_2B_2	A_1B_2	A_0B_2	0	0
+		A_3B_1	A_2B_1	A_1B_1	A_0B_1	0
+			A_3B_0	A_2B_0	A_1B_0	A_0B_0

حال ضرب

۱۰- گزینه «۱» تاخیر یک جمع کننده ۴ بیتی برابر است با:

$$\text{تعداد گیت‌های سریال در جمع کننده} \rightarrow (4 \times 2)$$

$$8 \times 10 = 80 \text{ ns} = \text{تأخیر یک گیت} \times 8$$

$$Y \rightarrow \text{تأخیر ناشی از } X_1$$

$$9 \times 100 = 900 \text{ ns} = \text{تأخیر نقلی در مرتبه ۱۰} ; 80 + 10 + 10 = 100 \text{ ns}$$

$$= \text{تأخیر جمع کننده BCD در طبقه آخر} = 900 + 180 \text{ ns} = 1080 \text{ ns}$$

$$\begin{array}{c} \text{تأخیر ناشی از دو گیت سریال X و Y} \\ \downarrow \\ \text{تأخیر مازول جمع کننده‌های بیتی بالایی} \end{array}$$

۱۱- گزینه «۲» علامت‌دار بودن یا نبودن یک عدد بستگی به نظر طراح دارد و به صورت خاصی مشخص نمی‌شود. با ارزش‌ترین بیت در اعداد علامت‌دار نشان‌دهنده مثبت یا منفی بودن عدد است.

$$12- \text{گزینه «۱»} = 1 + 4 \times 2 + 3 = 12 \text{ clock}$$

۱۳- گزینه «۱» با توجه به چگونگی تولیدی $(V = C_7 \oplus C_8)$ ، در این ALU از روش مکمل ۲ استفاده می‌شود.

$$A - B = A + (2, s \text{ compleme}, t(B)) = A + \bar{B} + 1$$

$$= 11110000 + 2, s \text{ complement}(00010100) = 111100000 + 11101100 = 11011100$$



مکارسان سرگفت

فصل سوم

«ریز عملیات»

مقدمه

این فصل مقدمه‌ای بر طراحی یک پردازنده کامپیوتراًی ساده می‌باشد. نخست زبان RTL و قواعد آن معرفی و تشریح می‌شود، در ادامه به عملیات منطقی و پرکاربرد شیفت و انواع آن پرداخته خواهد شد. پس از آن با هدف تشریح چگونگی تبادل داده‌ها میان بخش‌های مختلف یک پردازنده، گذرگاه و روش‌های پیاده‌سازی آن شرح داده می‌شود. در پایان به معرفی چارت ASM به عنوان یک راهکار پرکاربرد در طراحی مدارات سخت‌افزاری خواهیم پرداخت.

برای نمایش نقل و انتقال اطلاعات بین ثبات‌ها و تغییر آن‌ها از زبان نمادین RTL یا «زبان انتقال ثبات» (Register Transfer Language) استفاده می‌شود. در حقیقت می‌توان گفت کاربرد زبان RTL توصیف رفتار سخت‌افزار می‌باشد. این زبان یک زبان برنامه‌نویسی نمی‌باشد و صرفاً برای تشریح انتقال اطلاعات بین ثبات‌های یک سیستم دیجیتال استفاده می‌شود. دستورات یک زبان سطح بالا برای اجرا روی سخت‌افزار باید دستخوش چند پردازش واقع گردد. ابتدا دستورات یک زبان سطح بالا به زبان اسambilی ترجمه می‌شود و پس از تولید کد عملیات در نهایت «ریز دستورات» یا میکروآپ‌ها (micro operation) ایجاد می‌گردد که بر روی سخت‌افزار اجرا خواهند شد.

تشکیلات سخت‌افزاری یک سیستم دیجیتال را می‌توان به صورت زیر دسته‌بندی نمود:

(۱) تعداد ثبات‌های سیستم

(۲) ترتیب انجام ریز دستورات (ریز عملیات)

(۳) وجود کنترلی که باعث شروع ریز عملیات می‌گردد


قواعد مورد استفاده در زبان نمادین RTL در زیر بیان شده است:

۱- اصولاً از حروف بزرگ برای نام‌گذاری ثبات‌های سیستم استفاده می‌شود.

۲- ثبات آدرس حافظه با MAR (Memory Address Register)، ثبات شمارنده‌ی برنامه با PC (Program counter) و ثبات دستورالعمل با IR (Instruction Register) نمایش داده می‌شود.

۳- بیت‌های یک ثبات از سمت راست به چپ شماره‌گذاری می‌شوند.

۴- برای انتقال شرطی محتوای یک ثبات مانند R_1 به ثبات R_2 با شرط P ، از نمادگذاری مقابله استفاده می‌شود:



۵- برای انجام چند عمل در یک زمان از جداینده «»، در بین آن‌ها استفاده می‌گردد. به عنوان مثال برای تعویض محتوای دو ثبات R_1 و R_2 در صورت برقرار بودن شرط t از ریز دستور زیر استفاده می‌گردد:

۶- در یک ریز عملیات برای مشخص نمودن قسمتی از یک ثبات از «» استفاده می‌گردد که شماره‌ی بیت‌های مورد نظر از ثبات داخل پرانتز نوشته می‌شود و برای آدرس‌دهی به حافظه از «[]» استفاده می‌شود. به عنوان مثال ریز دستور زیر محتویات ثبات R_1 را در آدرسی از حافظه که توسط AR مشخص شده قرار می‌دهد:

$M[AR] \leftarrow R_1$ و ریز دستور روبرو بیت‌های ۰ تا ۷ (بایت کم ارزش) از ثبات R_1 را در ثبات AR قرار می‌دهد:

$AR \leftarrow R_1(0-7)$

۷- برای این که دو شرط در یک ریز دستور OR یا OR شوند در قسمت شرطی بین دو شرط به ترتیب "+ و "+" قرار داده می‌شود. به عنوان مثال در ریز دستور روبرو در صورتی که " $t_1 \text{ OR } t_2 = 1$ " باشد آن‌گاه محتويات R_1 به R_2 منتقل می‌گردد:

$t_1 \cdot t_2 : R_2 \leftarrow R_1$ و در دستور روبرو در صورتی که " $t_1 \text{ AND } t_2 = 1$ " باشد محتويات R_1 به R_2 منتقل می‌گردد: اما دقیق نمایید که عملگر "+" در قسمت دستورات به معنی جمع است، به عنوان مثال در ریز دستور زیر اگر " $P_1 \text{ OR } P_2 = 1$ " باشد آن‌گاه، حاصل $P_1 + P_2 : R_3 \leftarrow R_1 + R_2$ جمع R_1 و R_2 به R_3 منتقل خواهد شد:

۸- برای انجام عملیات OR و AND بر روی بیت‌های متناظر دو ثبات به ترتیب از نمادهای ۷ و ۸ استفاده می‌شود. همچنین برای مکمل کردن تمام بیت‌های یک ثبات مانند R از نماد \bar{R} و برای برقرار نبودن یک شرط مانند P از نماد \bar{P} استفاده می‌گردد.

به عنوان مثال در ریز عمل روبرو در صورتی که $p \cdot q' : R_2 \leftarrow \bar{R}_1 + 1$ و $q = 0$ باشد آن‌گاه مکمل دوی R_1 به R_2 منتقل می‌گردد.

نکته مثال ۱: R_0, R_1, R_2, R_3 و R_n بیت‌های n بیتی هستند. فیلیپ‌فلایهای E, F_1, F_0, S و F_2 در سیستم وجود دارند، مجموعه ریز دستورهای زیر چه عملی را انجام می‌دهند؟ (در ابتدا $S = 1$ برقرار است)

$S : R_3 \leftarrow 0, S \leftarrow 0, F_0 \leftarrow 1, R_1 \leftarrow R_0, R_3 \leftarrow 0$

$F_0 : R_1 \leftarrow \bar{R}_1, F_0 \leftarrow 0, F_1 \leftarrow 1$

$F_1 : R_1 \leftarrow R_1 + 1, F_1 \leftarrow 0, F_2 \leftarrow 1$

$F_2, R_2 \leftarrow R_2 + R_1, F_2 \leftarrow 0, F_3 \leftarrow 1$

$F_3 : F_3 \leftarrow 0, \text{IF}(R_2 < 0) \text{then}[R_2 \leftarrow R_2 + R_0, E \leftarrow 1] \text{else}[R_3 \leftarrow R_3 + 1, F_2 \leftarrow 1]$

$E : \text{halt}$

۱) محتويات R_2 بر R_0 تقسیم می‌شود R_2 خارج قسمت و R_3 باقیمانده است.


۲) محتويات R_2 بر R_0 تقسیم می‌شود. R_3 خارج قسمت و R_2 باقیمانده است.

۳) محتويات R_2 با R_2 مقایسه می‌گردد اگر R_2 بزرگتر باشد R_3 صفر می‌شود و در غیر این صورت R_3 یک می‌شود.


۴) محتويات R_0 با R_2 مقایسه می‌گردد اگر R_2 کوچکتر باشد R_3 صفر می‌شود و در غیر این صورت R_3 یک می‌گردد.

پاسخ: گزینه «۱» در دستور نخست یعنی S، برای آن که مقدار R_0 بدون تغییر حفظ شود، مقدار آن به رجیستر R_1 منتقل شده است. در شرط‌ها F_0 و F_1 مکمل دوم R_1 که در حقیقت همان R_0 می‌باشد، محاسبه می‌شود. (در F_0 هر بیت آن معکوس و در F_1 با یک جمع می‌گردد). در شرط F_2 ، مقدار جدید R_1 که همان مکمل دوم R_0 می‌باشد، با R_2 جمع می‌گردد. بدین ترتیب مقدار $R_0 - R_2 = R_2$ خواهد بود. در F_3 کنترل R_0 از R_1 کم می‌گردد که آیا R_2 منفی شده است یا خیر، اگر مثبت باشد به مقدار R_3 یک واحد افزوده می‌شود و به F_2 بر می‌گردیم. مجدداً مقدار R_0 از R_1 کم می‌شود زیرا در R_1 مکمل دوم R_0 قرار گرفته است. همان‌طور که دیده می‌شود، در هر بار اجرای دنباله F_2 و F_3 ، یک واحد به R_3 اضافه و به اندازه از R_2 کاسته می‌شود. این دنباله اجرا می‌شود تا آنجا که مقدار R_2 کوچک‌تر از صفر شود، در این حالت مقدار R_0 به R_2 اضافه می‌شود و اجرای برنامه خاتمه می‌یابد، این شرط پایان یک تقسیم است. بنابراین مجموعه دستورات فوق عمل تقسیم ۲ بر R_0 را انجام می‌دهند. در پایان برنامه خارج قسمت در R_3 و باقیمانده در R_2 قرار دارد. (این عمل تقسیم به روش غیر ترمیم است زیرا هر بار از مقدار R_2 کاسته می‌شود و سرانجام تعداد باقیمانده را در خود ذخیره می‌کند).

پر واضح است که می‌توان ریز عملیات بیان شده را بر روی تعداد خاصی از بیت‌های یک ثبات نیز انجام داد. شکل زیر مدار سخت‌افزاری لازم برای انجام عملیات منطقی شامل AND، OR و NOT را نشان می‌دهد:



به عنوان مثال برای این که چهار بیت کم ارزش یک ثبات را برابر 1010 قرار دهیم، ابتدا 0000 را با چهار بیت کم ارزش آن AND و سپس دنباله 1010 را با آن‌ها OR می‌نماییم. اولیه برای اطمینان از صفر شدن مقدار اولیه چهار بیت پایین ثبات موردنظر می‌باشد.



کوچک مثال ۲: در شکل زیر کدام یک از موارد انتقال رجیستری (RTL) قابل اجرا می‌باشد.

$$x : R_1 \leftarrow R_2 \quad (1)$$


$$xT : R_1 \leftarrow R_2 \quad (2)$$

$$\bar{x}T : R_1 \leftarrow R_2 \quad (3)$$

$$Tx : R_1 \leftarrow R_1 + R_2 \quad (4)$$

پاسخ: گزینه «۳» با توجه به شکل داده شده، اگر X برابر صفر و T برابر یک باشد آنگاه ورودی R_2 از مالتی پلکسر انتخاب و خط load از ثبات R_1 فعال می‌گردد. بنابراین ریز عمل $R_1 \leftarrow R_2$ انجام می‌گیرد.

کوچک مثال ۳: برای انجام هر یک از عملیات $R_1 \leftarrow R_2 + R_3$ و $R_1 \leftarrow R_1 + R_2 + R_3$ کاملاً سنکرون به شکل زیر، به ترتیب به چند پالس ساعت نیاز است؟ (پریود پالس ساعت به اندازه کافی زیاد است).



۱ و ۲ (1)

۲ و ۳ (2)

۳ و ۲ (3)

۳ و ۳ (4)

پاسخ: گزینه «۲» برای $R_1 \leftarrow R_2 + R_1$ به کلک‌های زیر احتیاج داریم:

کلک اول: $T - Reg \leftarrow R_2$


کلک دوم: $R_1 \leftarrow R_1 + T - Reg$

برای $R_1 \leftarrow R_2 + R_3$ به کلک‌های زیر احتیاج داریم:

کلک اول: $T - Reg \leftarrow R_2$

کلک دوم: $R_1 \leftarrow T - Reg + R_3$

کوچک مثال ۴: فرض کنید در ساختار زیر بخواهیم عمل $R_1 \leftarrow 4 \times R_1$ را انجام دهیم، به چند سیکل ساعت نیاز داریم؟



۳ (1)

۴ (2)

۵ (3)

۶ (4)

پاسخ: گزینه «۲» پالس‌های لازم به صورت زیر است:

$A \leftarrow R_1, B \leftarrow R_1$ پالس اول

$R_1 \leftarrow A + B$ پالس دوم ($A = B = R_1$)

(در این پالس A , B و R_1 دو برابر R_1 اولیه می‌باشند) پالس سوم

$R_1 \leftarrow A + B$ ثبات R_1 چهار برابر R_1 اولیه می‌باشد) پالس چهارم



علاوه بر ریز عملیات منطقی و محاسباتی بیان شده، یکی از ریز عملیات مهم شیفت می‌باشد که در حالت کلی می‌توان این ریز عملیات را به سه دسته تقسیم نمود:

۱- شیفت منطقی (arithmetic shift) ۲- شیفت چرخشی (rotate shift) ۳- شیفت محاسباتی یا شیفت ریاضی (logical shift)



شیفت منطقی: دو نوع شیفت منطقی بر روی ثبات‌ها قابل انجام است.

۱) در شیفت به چپ از ورودی سری صفر وارد می‌شود و به بیت کم ارزش منتقل می‌گردد و بقیه بیتها به سمت چپ شیفت داده می‌شوند.

۲) در شیفت به راست ورودی سری مدار (که باز هم صفر می‌باشد) به با ارزش ترین بیت وارد می‌شود و بقیه بیتها به سمت راست شیفت پیدا می‌کنند.



شیفت چرخشی: در شیفت چرخشی به چپ خروجی سری ثبات به ورودی سری ثبات متصل می‌باشد و بیتها به سمت چپ شیفت می‌یابند و در شیفت به راست همین اتفاق با شیفت به راست بیتها صورت می‌پذیرد:




شیفت ریاضی: در شیفت ریاضی ثبات‌ها حاوی اعداد علامت‌دار در نظر گرفته می‌شوند. در شیفت ریاضی به راست بیتها شبیه به شیفت منطقی به راست شیفت پیدا می‌کنند اما در نهایت بیت علامت ثابت باقی می‌ماند شکل روی رو نحوه انجام شیفت ریاضی به راست را نشان می‌دهد:


در شیفت ریاضی به چپ عملیات مانند شیفت منطقی به چپ صورت می‌پذیرد اما در صورتی که پس از انجام عمل شیفت بیت علامت تغییر یابد آن‌گاه نتیجه قابل قبول نمی‌باشد و سرریز رخ داده است.

نکته ۱: هر شیفت ریاضی به راست معادل تقسیم عدد مورد نظر بر ۲ می‌باشد و هر شیفت ریاضی به چپ معادل ضرب عدد مورد نظر در ۲ می‌باشد.

برای کنترل وجود یا عدم وجود سرریز در عملیات شیفت چرخشی به چپ کافیست قبل از عملیات شیفت کنترل شود که آیا دو بیت با ارزش با یکدیگر متفاوت می‌باشند یا نه. در صورت متفاوت بودن سرریز رخ خواهد داد. بنابراین می‌توان بیت سرریز V را به صورت زیر تعریف نمود که در صورت صفر بودن $V = R_{n-1} \oplus R_{n-2}$ سرریز رخ نمی‌دهد و در صورتی که $V = 1$ باشد، سرریز رخ خواهد داد:

شكل زیر مدار ساخت افزاری لازم برای عملیات شیفت را نشان می‌دهد:





با توجه به مطالب بیان شده می‌توان گفت هر بیت از مدار محاسبه و منطق ALU باید به صورت مقابل باشد:

کچک مثال ۵: عملیات میکروی زیر در یک سیستم دیجیتال تعریف شده‌اند. S و F و D فیلیپ‌فلاب‌های کنترلی سیستم می‌باشد. ثبات‌های A، B و CNTR ثبات‌های پردازنده سیستم بوده و همگی n بیتی هستند. سیستم دارای یک مقایسه کننده n بیتی و یک تفریق کننده n بیتی است. سیستم در ابتدا با فعال شدن فیلیپ‌فلاب S شروع بکار می‌کند. سیستم زیر چه عمل ریاضی را انجام می‌دهد و نتیجه (نتایج) حاصل در کدام ثبات قرار می‌گیرد؟

$$S : S \leftarrow 0, \quad F \leftarrow 1, \quad D \leftarrow 0, \quad CNTR \leftarrow 0$$

$$F : f(A \geq B) \text{then}(A \leftarrow A - B, CNTR \leftarrow CNTR + 1) \text{else}(F \leftarrow 0, D \leftarrow 1)$$

D : halt

۲) تقسیم A بر B و خارج قسمت در A

۴) تقسیم A بر B و خارج قسمت در CNTR و باقیمانده در A

۱) تقسیم A بر B و خارج قسمت در A

۳) تقسیم B بر A و خارج قسمت در CNTR

پاسخ: گزینه «۴» در شرط F تا زمانی که A بزرگ‌تر یا مساوی B باشد، مقدار B را از A کم می‌کند و الگوریتم تا جایی ادامه می‌یابد که A کوچک‌تر از B شود. مشابه آن‌چه قبل‌بیان شد، مجموعه دستورات تقسیم A بر B را پیاده‌سازی می‌کند که در نهایت مقدار خارج قسمت در CNTR و باقیمانده در A قرار می‌گیرد زیرا هر بار مقدار B از A کاسته شده و نتیجه در ثبات A ذخیره می‌شود.

کچک مثال ۶: یک مکانیزم سخت‌افزاری دارای دو ثبات A و B و چهار فیلیپ‌فلاب e، s، p و q توسط ریز دستورات زیر توصیف شده است. کدام گزینه در مورد عملکرد این مکانیزم صحیح است؟

$$s : s \leftarrow 0, e \leftarrow 0, p \leftarrow 1, q \leftarrow 0$$

$$p : p \leftarrow 0, IF(A < B) \text{then}(e \leftarrow 1) \text{else}(q \leftarrow 1)$$

$$q : A \leftarrow A - B, p \leftarrow 1, q \leftarrow 0$$

e : halt


۱) این مکانیزم حاصل تفریق A - B را محاسبه و در A قرار می‌دهد.

۲) این مکانیزم باقیمانده تقسیم صحیح A بر B را محاسبه و در A قرار می‌دهد.

۳) از نظر سخت‌افزاری پیاده‌سازی مکانیزم توصیف شده به خاطر تنافض در عملیات غیر ممکن است.

۴) از نظر سخت‌افزاری پیاده‌سازی مکانیزم توصیف شده به خاطر عدم وجود ترتیب زمانی عملیات غیر ممکن است.

پاسخ: گزینه «۲» این RTL با سیگنال S شروع و q خاتمه می‌یابد. مشابه مثال قبل عملیات تقسیم B/A را با تفریق‌های متوالی انجام داده و در پایان باقیمانده در رجیستر A قرار می‌گیرد.




کچک مثال ۷: مدار 4 بیتی ریاضی زیر با یک خط کنترلی S و دو ثبات 4 بیتی A و B مفروض است به جای بلوك F مداری با کدام یک از ترکیب‌های زیر را قرار دهیم تا وقتی که S = 0 باشد مدار عمل A + B و وقتی S = 1 باشد، مدار A - B را با استفاده از مکمل دوی ثبات B انجام دهد.

۱) دروازه NOT

۲) XNOR

۳) XOR

۴) هیچکدام



پاسخ: گزینه «۳» می‌توان F را چهار دروازه XOR فرض کرد که خط کنترلی S را با تک‌تک بیت‌های B، XOR می‌کند. در این حالت اگر S = 0 باشد، B به جمع کننده وارد می‌شود و اگر S = 1 باشد، B + 1 یا همان مکمل 2 عدد B به جمع کننده وارد می‌شود به این ترتیب عمل تفریق را می‌توان انجام داد. شکل رو به رو F را نشان می‌دهد.

نکته مثال ۸: در عملیات شیفت برای نمایش سرریز از رابطه $V = R_{n-1} \oplus R_{n-2}$ استفاده می‌شود. برای اینکه در یک شیفت به چپ سرریز رخ دهد مقدار V باید چه عددی را به خود اختصاص دهد؟


$$V = R_{n-2} \quad (۴)$$

$$V = R_{n-1} \quad (۳)$$


$$V = 0 \quad (۲)$$

$$V = 1 \quad (۱)$$

پاسخ: گزینه «۱» اگر R_{n-1} و R_{n-2} با هم متفاوت باشد، در شیفت به چپ سرریز رخ می‌دهد. زیرا بیت علامت عوض می‌شود. در این حالت بیت سرریز (V) برابر یک می‌شود.



برای ارتباط بین ثبات‌های مختلف یک سیستم و انجام ریز عملیات بیان شده، ثبات‌ها باید بتوانند اطلاعات خود را به یکدیگر منتقل نمایند. برای انجام این کار می‌توان تمام ثبات‌ها را مستقیماً به یکدیگر متصل کرد اما در این حالت با زیاد شدن تعداد ثبات‌ها، هزینه بسیار زیادی برای ایجاد اتصالات نیاز خواهد بود. به عنوان مثال اگر سیستم شامل پنج ثبات باشد آن‌گاه نحوه ارتباط آن‌ها به صورت رو به رو خواهد بود:




روش دیگر ایجاد ارتباط بین ثبات‌ها استفاده از یک گذرگاه مشترک بین آن‌هاست که تمام ثبات‌ها می‌توانند داده‌های خود را بر روی این گذرگاه مشترک قرار دهند و یا ورودی خود را از این گذرگاه دریافت نمایند. شکل رو به رو یک حالت کلی از گذرگاه مشترک را نمایش می‌دهد.

در صورت استفاده از گذرگاه مشترک هزینه سخت‌افزاری ایجاد ارتباط بین ثبات‌ها کمتر خواهد بود اما مدار کنترلی پیچیده‌تر خواهد شد. در ادامه چگونگی ساخت سخت‌افزار لازم برای ایجاد یک گذرگاه مشترک به دو روش شرح داده شده است.


پیاده‌سازی گذرگاه مشترک به وسیله گیت‌های بافر سه حالته

یک گیت بافر سه حالته (tri-state buffer) دارای یک ورودی معمولی، یک ورودی کنترلی و یک خروجی آن توسط مقدار ورودی و همچنین ورودی کنترلی تعیین می‌گردد. در شکل زیر یک گیت بافر سه حالته نشان داده شده است.



ورودی کنترلی C	A	خروجی
0	0	امپدانس بالا
0	1	امپدانس بالا
1	0	0
1	1	1

در صورتی که ورودی کنترل برابر یک باشد و اگر ورودی کنترلی مدار همان ورودی A می‌باشد و اگر ورودی کنترلی برابر صفر باشد آن‌گاه خروجی مدار غیر فعال و در حالت امپدانس بالا (high impedance) می‌باشد.



با توجه به ویژگی مهم گیت‌های بافر سه حالته که می‌توانند دارای خروجی در حالت غیرفعال باشند، می‌توان خروجی چند گیت بافر سه حالته را به یکدیگر متصل نمود با این شرط که فقط ورودی کنترل یکی از آن‌ها برابر یک باشد. در حالت کلی برای پیاده‌سازی یک گذرگاه مشترک که برای ایجاد ارتباط بین n عدد ثبات k بیتی قابل استفاده باشد، از k سطح از بافرهای سه حالته استفاده می‌گردد که در هر سطح n عدد گیت بافر سه حالته قرار دارد و همچنین به یک دیکتر با قابلیت انتخاب n حالت به عنوان خطوط کنترل گیت‌های سه حالته نیاز می‌باشد.

به عنوان مثال در شکل فوق یک سطح از گیت‌های بافر سه حالته برای ایجاد گذرگاه مشترک مشاهده می‌شود. این گذرگاه برای سیستمی که متشکل از چهار ثبات A, B, C, D می‌باشد، نشان داده شده است. در این شکل بیت اول از هر ثبات نشان داده شده است و به تعداد بیت‌های ثبات‌ها به سطوح این چنینی از گیت‌های بافر سه حالته نیاز خواهیم داشت که در هر لحظه به خطوط انتخاب دیکتر استفاده شده، بیت‌های یکی از ثبات‌ها بر روی گذرگاه قرار خواهد گرفت.



مکررسان سرفک


فصل چهارم

«تشریح کامپیوتر پایه و پیاده‌سازی واحد کنترل»

مقدمه

در این فصل یک کامپیوتر پایه به همراه اجزای اصلی آن معرفی می‌گردد. پس از آن به دو روش کلی طراحی واحد کنترل یعنی روش سختافزاری و روش نرمافزاری اشاره خواهد شد و چگونگی پیاده‌سازی این دو روش به همراه مزایا و معایب آن‌ها تشریح می‌شود. برای درک بهتر بخش‌هایی از واحد کنترل ساختار کامپیوتر پایه نامبرده با استفاده از دو روش فوق پیاده‌سازی می‌گردد. مبحث وقنه نیز به صورت اجمالی در این فصل تشریح خواهد شد و در پایان فصل نیز حافظه نانو و کاربرد آن به همراه مثال‌های ذکر می‌شود.


Memory 4096×16



در ابتدا یک کامپیوتر پایه و تشکیلات مربوط به آن را تشریح می‌کنیم و در نهایت مطلب مربوط به کنترل ریز برنامه‌ریزی شده و مقایسه آن با کنترل سختافزاری بحث می‌گردد. هر دستور کامپیوتر یک کد عملیاتی (Instruction code) نامیده می‌شود، این کد عملیاتی دنباله‌ای باینری است که نشان‌دهنده نوع عملیات موردنظر و آدرس عملوند مورد نیاز و همچنین آدرس مکانی از حافظه که نتیجه عملیات در آن ذخیره می‌گردد (در صورت لزوم)، می‌باشد. اصولاً فرض بر این است که دستورات کامپیوتر و اطلاعات مربوط به عملوندها در قسمت‌های جداگانه حافظه ذخیره شده‌اند. اگر در کامپیوتر پایه موردنظر از یک حافظه با 4096 کلمه 16 بیتی استفاده شده باشد آن‌گاه می‌توان شکل کلی حافظه را به صورت رو به رو در نظر گرفت:

بنابراین هر دستور العمل (Instruction) دارای 16 بیت می‌باشد و از آن جا که حافظه دارای $2^{12} = 4096$ کلمه است بنابراین 12 بیت برای آدرس دهنده حافظه مورد نیاز است و در نتیجه 4 بیت برای تعیین کد عملیات (op-code) در هر دستور قابل استفاده می‌باشد. شکل کلی یک عملوند و یک کد دستورالعمل را می‌توان به صورت زیر در نظر گرفت:

شکل کلی کد دستورالعمل (Instruction format)



شکل کلی عملوند (operand) (operand)




در دستوراتی که به آدرس دهی نیاز ندارند، قسمت 12 بیتی استفاده شده برای آدرس می‌تواند جهت اهداف دیگر مانند تعیین جزئی‌تر نوع دستورالعمل مورد بهره‌برداری قرار گیرد. انواع ثبات‌هایی که در کامپیوتر پایه مورد استفاده قرار می‌گیرد، در جدول زیر ارائه شده است.

نام ثبات	تعداد بیت‌ها	نام ثبات	عملکرد
DR	16	Data register	نگهداری عملوند حافظه
AR	12	Address register	نگهداری آدرس حافظه
AC	16	Accumulator	ثبتات پردازنده
IR	16	Instruction register	نگهدای کد دستورالعمل
PC	12	Program counter	نگهدای آدرس دستورالعمل
TR	16	Temporary register	نگهداری داده‌های موقت
INPR	8	Input register	نگهداری کاراکتر ورودی
OUTR	8	Out put register	نگهداری کاراکتر خروجی




ثبات‌های AR و PC برای آدرس‌دهی به حافظه استفاده می‌گردند بنابراین هر کدام 12 بیتی می‌باشند، ثبات PC در هر لحظه آدرس دستوری را که باید پس از دستور در حال اجرا، اجرا شود مشخص می‌نماید و ثبات AR برای آدرس‌دهی به حافظه در عمل خواندن و یا نوشتمن مورد استفاده قرار می‌گیرد. ثبات IR نگهدارنده دستور خوانده شده می‌باشد بنابراین 16 بیتی است و ثبات DR نیز حاوی اطلاعات خوانده شده از حافظه خواهد بود. ثبات AC یک ثبات همه منظوره است و ثبات TR برای ذخیره نتایج موقت در محاسبات استفاده می‌گردد همچنین فیلیپ‌فلاب E برای نتیجه رقم نقلی ایجاد و در طول محاسبات استفاده شده است. نحوه ارتباط بین ثبات‌های مطرح شده توسط یک گذرگاه مشترک (که نحوه‌ی پیاده‌سازی آن در فصل قبل بررسی شد) در شکل زیر آمده است.



همان‌گونه که در شکل مشخص می‌باشد، یک گذرگاه مشترک 16 بیتی برای ایجاد ارتباط بین ثبات‌ها استفاده شده است که با استفاده از خطوط S₂, S₁, S₀ در هر لحظه یکی از ثبات‌ها می‌تواند انتخاب گردد. در صورت انتخاب یک ثبات و فعال بودن خط بار کردن آن (LD) اطلاعات موجود بر روی بس (گذرگاه مشترک) در آن ثبات قرار می‌گیرد.

با توجه به این که ثبات AC ورودی مستقیمی از بس دریافت نمی‌کند بنابراین اطلاعات خوانده شده از حافظه را می‌توان به تمام ثبات‌ها به جز AC وارد نمود. دقیق کنید که ثبات‌های OUTR و INPR هشت بیتی‌اند و تنها با هشت بیت کمارزش بس تبادل اطلاعات می‌نمایند و با استدلالی مشابه ثبات‌های AR و PC با 12 بیت کمارزش بس تبادل اطلاعات می‌نمایند. در صورتی که ورودی INR یک ثبات فعال باشد آن‌گاه محتوای ثبات مربوطه یک واحد افزایش می‌یابد. ورودی CLR برای پاک کردن محتوای یک ثبات استفاده می‌گردد.



باس ذکر شده با استفاده از MUX و یا با فر سه حالته پیاده‌سازی می‌شود. خطوط خروجی بس با سه سیگنال S_1 , S_0 و S_2 کنترل می‌شود. در صورت پیاده‌سازی بس با استفاده از MUX، ساختار آن به صورت شکل رویه است. دقت کنید که خروجی بس به تمامی ورودی‌های ثبات‌ها (به جز AC) و ورودی‌های حافظه متصل است. البته همان طور که در شکل مشاهده می‌شود، ثبات AC می‌تواند داده‌های خود را بر روی گذرگاه مشترک قرار دهد.

با توجه به خطوط انتخاب شرح داده شده می‌توان شکل زیر را در مورد نحوه عملکرد خطوط انتخاب در نظر گرفت.

به طور خلاصه اجزای کامپیوتر پایه‌ای که در این فصل شرح داده شده است، به صورت زیر می‌باشد:

۱- یک حافظه با اندازه 4096×16 bit

۲- نه عدد ثبات: SC, INPR, OUTR, TR, IR, AC, DR, PC, AR

۳- هفت فیلیپ‌فلپ: FGO, FGI, IEN, R, E, S, I

۴- دو عدد دیکدر: یک دیکدر 8×3 برای دیکد نمودن opcode دستورات و دیگری 4×16 برای ایجاد سیگنال‌های زمانی


۵- یک بس مشترک 16 بیتی

۶- گیت‌های منطقی کنترل

برای این که هر یک از ثبات‌ها محتوا را دریافت نمایند (به جز ثبات‌های AC و INPR که مستقیماً از بس ورودی دریافت نمی‌کنند)، کافیست خط آن‌ها فعال گردد و برای این که محتوا را در حافظه نوشته شود باید خط write حافظه فعال باشد. همچنین برای این که محتوا را بر روی بس قرار گیرد کافیست که با استفاده از خطوط انتخاب $S_2S_1S_0$ ثبات موردنظر انتخاب گردد. قرار دادن محتویات حافظه بر روی بس توسط خطوط $S_2S_1S_0$ و فعال شدن خط Read انجام می‌شود. جدول زیر نحوه انتخاب ثبات‌های مختلف و حافظه را توسط خطوط $S_2S_1S_0$ نشان می‌دهد.

S_2	S_1	S_0	ثبات انتخاب شده برای قرار دادن محتویات بر روی بس
0	0	0	هیچ‌کدام
0	0	1	AR
0	1	0	PC
0	1	1	DR
1	0	0	AC
1	0	1	IR
1	1	0	TR
1	1	1	Memory

مثال ۱: تعداد بیت‌های لازم برای رजیسترهاي CAR, AC, DR و SBR را مشخص کنید.



AC = 16 , CR = 16

SBR = 11 , CAR = 11 (۱)

PC = 12 , AR = 12

AC = 16 , CR = 12

SBR = 7 , CAR = 16 (۲)

PC = 12 , AR = 11

AC = 12 , CR = 12

SBR = 16 , CAR = 16 (۳)

PC = 11 , AR = 11

AC = 16 , CR = 16

SBR = 7 , CAR = 7 (۴)

PC = 11 , AR = 11

AC = 16 , DC = 16

AR : Address Register

PC : Program Counter

AC : Accumulator

DR : Data Register




مکارسانی سرفک

فصل پنجم

« واحد پردازش مرکزی CPU »


مقدمه

این فصل به پردازنده و مسایل درون آن اختصاص دارد، نخست با معما ری کلی داخلی پردازنده و چگونگی ارتباط آن با مراحل های بیرونی یعنی حافظه و ورودی - خروجی ها آشنا خواهیم شد. سپس به بررسی معما ری های مختلف پردازنده از حیث تعداد عملوند ها در دستورات پردازنده خواهیم پرداخت. پس از آن ساختار پشتی معرفی می گردد و نحوه استفاده از آن برای محاسبات ریاضی شرح داده می شود. انواع آدرس دهی و مبحث وقوع موضوعات دیگری هستند که در ادامه فصل به آن ها اشاره می شود. سرانجام دو معما ری متفاوت در پردازنده ها یعنی RISC و CISC معرفی، تشریح و مزایا و معایب هر کدام بیان می شود.



واحد پردازش مرکزی (Central Process Unit)، عمل پردازش داده ها را در یک سیستم کامپیوتی انجام می دهد؛ واحد پردازش مرکزی را می توان متشکل از سه مؤلفه اصلی دانست که عبارتند از واحد کنترل، مجموعه ثبات های CPU و واحد محاسباتی - منطقی (Arithme Logic Unit) این سه مؤلفه را می توان در دو بخش کنترل (Control section) و بخش داده (data section) قرار داد. در برخی موارد به مجموعه ثبات های پردازنده، register file نیز می گویند.


بخش داده شامل رجیستر های CPU و ALU می باشد. بخش کنترل وظیفه تفسیر دستور العمل ها و تولید سیگنال های کنترلی برای انجام صحیح این دستور العمل ها را بر عهده دارد. ثبات های PC و IR و در برخی موارد DR، ارتباط اصلی بین این بخش داده و کنترل را انجام می دهند. در حالت کلی دستورات از حافظه خوانده و به CPU منتقل می شوند. پس از تفسیر و اجرای ریز عملیات مورد نظر و انجام محاسبات در واحد ALU نتیجه به حافظه منتقل می گردد، ارتباطی مشابه آنچه بین پردازنده و حافظه وجود دارد، بین CPU و دستگاه های ورودی / خروجی (I/O) نیز می تواند رخ دهد. این نحوه ارتباط در شکل زیر نشان داده شده است.



بدیهی است که حافظه مستقیماً آدرسی ایجاد نمی کند و آدرس دهی حافظه نیز از طریق CPU انجام می شود، بنابراین ارتباط بین گذرگاه آدرس (Address Bus) با CPU و حافظه به صورت یک طرفه از سمت پردازنده به گذرگاه آدرس و سپس حافظه خواهد بود. در حقیقت مجموعه رجیستر های CPU را می توان به عنوان یک حافظه موقتی کوچک و سریع در نظر گرفت که مستقل از حافظه اصلی برای ذخیره نتایج موقتی استفاده می شوند. برای دسترسی به هر یک از رجیستر های CPU نیز باید یک آدرس مناسب ایجاد گردد. به دلیل تعداد کم این رجیستر ها، طول آدرس آنها بسیار کوتاه خواهد بود و به راحتی توسط یک مالتی پلکسor تولید می شوند.




نحوه ارتباط بین قسمت‌های داخلی مسیر داده (data path) را می‌توان به صورت زیر در نظر گرفت.



در این شکل با توجه به سیگنال‌های کنترلی تعیین شده توسط واحد کنترلی، دو ورودی برای ALU به عنوان دو رجیستر منبع انتخاب می‌شوند و نتیجه نهایی از ALU به رجیستر مقصد منتقل می‌گردد. خطوط ضخیم نشان‌دهنده گذرگاه مشترک (Bus) می‌باشند که می‌توان آن را با یکی از روش‌های بررسی شده در فصل سوم پیاده سازی نمود.

برای انتخاب هر یک از رجیسترها و ورودی ALU می‌توان از یک مالتی پلکسرا استفاده نمود و برای انتخاب رجیستر مقصد برای انتقال خروجی ALU کافیست از یک دیکدر برای آدرس‌دهی استفاده شود.


اگر هفت ثبات، R_1 تا R_7 را در قسمت مسیر داده (data path) در نظر بگیریم آنگاه می‌توان نحوه اتصال قسمت‌های بخش داده را که شامل چگونگی ارتباط بین ALU و ثبات‌های پردازنده می‌باشد، به صورت زیر در نظر گرفت.



بیت‌های OPR در این شکل به منظور تعیین نوع عملیات محاسباتی و منطقی در ALU استفاده شده‌اند، هم چنین توسط دو مالتی پلکسرا ثبات‌های ورودی ALU تعیین می‌شوند و با استفاده از دیکدر 8×3 موجود، خط بار کردن (load) یکی از ثبات‌ها به عنوان ثبات مقصد انتخاب می‌گردد. به عنوان مثال برای انجام عمل $R_5 - R_4 \leftarrow R_6$ واحد کنترل باید با ایجاد سیگنال‌های کنترلی عملیات زیر را آغاز نماید:

- تعیین خطوط SELA به طوری که باعث انتخاب ثبات R_4 به عنوان خروجی MUX اول شود.
- تعیین خطوط SELB به طوری که باعث انتخاب ثبات R_5 به عنوان خروجی MUX دوم شود.
- تعیین بیت‌های OPR به طوری که باعث انجام تفریق A-B گردد.
- تعیین خطوط SELD به طوری که خط بار کردن مربوط به ثبات R_6 فعال گردد.

بنابراین واحد کنترل باید ۹ بیت جهت تعیین خطوط انتخاب SELD، SELA و SELB و هم چنین ۵ بیت برای تعیین نوع عملیات ALU (که در شکل با OPR نشان داده شده است) را به عنوان یک کلمه کنترلی (control word) تولید نماید. بنابراین شکل کلی یک کلمه کنترلی را می‌توان به صورت زیر در نظر گرفت:



خطوط SELD، SELB و SELA طبق جدول زیر رجیستر مورد نظر را انتخاب می‌نمایند.

Binary Code	SELA	Input	SELD
000	Input	Input	None
001	R1	R1	R1
010	R2	R2	R2
011	R3	R3	R3
100	R4	R4	R4
101	R5	R5	R5
110	R6	R6	R6
111	R7	R7	R7

در حالتی که خطوط انتخاب SELB، SELA "000" باشد آنگاه مالتی پلکسرهای موجود ورودی خارجی را به ALU منتقل می‌کنند و اگر SELD = 000 باشد آنگاه هیچ ثباتی به عنوان ثبات مقصود استفاده نمی‌شود. اما در این حالت باز هم خروجی ALU می‌تواند به خارج منتقل گردد و در خروجی پردازنده قرار دارد.

مثال ۱: از دیدگاه برنامه‌نویسی که دستورهای ماشین را مورد استفاده قرار می‌دهد، معماری کامپیوتر شامل کدام یک از موارد زیر می‌باشد؟

۱) فقط از ثبات تشکیل شده است.

۲) از واحد محاسبه و منطق همراه ثباتها تشکیل شده است.

۳) شامل مجموعه دستورات، روش‌های آدرس‌دهی، تشکیلات CPU و ثبات‌های عمومی می‌باشد.

۴) هیچکدام

پاسخ: گزینه «۲» برنامه‌نویس برای برنامه خود به ثبات‌ها، دستورالعمل‌ها، پشته و ... نیاز دارد. اما اجزای دیگر داخل CPU از دید برنامه‌نویس مخفی است و وظیفه تفسیر و تولید سیکنال‌های کنترلی مناسب با سخت‌افزار است و برنامه‌نویس ارتباطی با آن ندارد.

تذکرہ ۱: واحد شیفت می‌تواند در قسمت ALU قرار گیرد یا می‌توان یک واحد شیفت‌دهنده را قبل از ورودی ALU قرار داد. (که در این حالت ALU دارای قابلیت preshifting می‌باشد) یا واحد شیفت‌دهنده می‌تواند پس از خروجی ALU قرار بگیرد (در این حالت ALU دارای قابلیت postshifting می‌باشد).

عملیاتی که توسط بیت‌های OPR می‌تواند تعیین گردد، در جدول زیر آمده است، دقت نمایید که نماد A نشان‌دهنده ثبات انباره (AC) نمی‌باشد بلکه منظور ثباتی است که توسط مالتی پلکسر اول انتخاب شده است و نماد B نیز نشان‌دهنده ورودی گذرگاه B در ALU می‌باشد. به عنوان مثال اگر OPR = 00001 باشد آنگاه یک واحد به ثباتی که توسط گذرگاه به ALU وارد شده اضافه می‌گردد.

OPR Select	عملیات	نماد
00000	Transfer A	TSFA
00001	Increment A	INCA
00010	Add A+B	ADD
00101	Subtract A-B	SUB
00110	Decrement A	DECA
01000	AND A and B	AND
01010	OR A and B	OR
01100	XOR A and B	XOR
01110	Complement A	COMA
10000	Shift right A	SHEA
11000	Shift left A	SHLA



حال فرض کنید مطلوب است عمل $R_1 \leftarrow R_2 - R_3$. کلمه کنترلی متناظر با آن به ترتیب زیر ایجاد می‌شود.

- ورودی A از ALU باید ثبات R_2 را مشخص نماید: SELA = 010
- ورودی B از ALU باید ثبات R_3 را مشخص نماید: SELB = 011
- نتیجه باید در ثبات R_1 قرار داده شود: SELD = 001
- OPR = 00101 انجام شود: OPR = 00101

از کنار هم قراردادن 4 فیلد فوق طبق شکل ارایه شده برای کلمه کنترلی نمونه، کلمه موردنظر در این مثال تولید می‌شود.
در جدول زیر چند کلمه کنترلی دیگر به عنوان نمونه ارائه شده است:

Microoperation	SEL A	SEL B	SEL D	OPR	کلمه کنترلی
$R_1 \leftarrow R_2 - R_3$	R2	R3	R1	SUB	010 011 001 00101
$R_4 \leftarrow R_4 \vee R_5$	R4	R5	R4	OR	100 101 100 01010
$R_6 \leftarrow R_6 + 1$	R6	-	R6	INCA	110 000 110 00001
$R_7 \leftarrow R_1$	R1	-	R7	TSFA	001 000 111 00000
Output $\leftarrow R_2$	R1	-	None	TSFA	010 000 000 00000
Output \leftarrow Input	Input	-	None	TSFA	000 000 000 00000
$R_4 \leftarrow sh1 R_4$	R4	-	R4	SHLA	100 000 100 11000
$R_5 \leftarrow 0$	R5	R5	R5	XOR	101 101 101 01100

در حالتی که فقط نیاز به یک ورودی در ALU دارند مانند افزایش یک واحد اطلاعات یک رجیستر خاص به خروجی یا به یک رجیستر دیگر (TSFA)، تنها ورودی A از ALU استفاده می‌شود. در قسمت SELB از یک خط تیره استفاده شده است زیرا در این حالت مقدار SELB اهمیتی ندارد و در کلمه کنترلی متناظر مقدار "000" برای آن نوشته می‌شود، این مقدار اختیاری و انتخاب هر مقدار دیگری نیز امکان‌پذیر است.

مثال ۲: چرا در خیلی از کامپیوتراها فقط شیفت منطقی به چپ وجود دارد و شیفت ریاضی به چپ به کار نمی‌رود؟

۱) زیرا در شیفت ریاضی به چپ محتوای یک کلمه داخل یک ثبات قرار نمی‌گیرد.

۲) زیرا شیفت ریاضی به سمت چپ شبیه شیفت منطقی می‌باشد و از طرف کوچکترین بیت صفر وارد می‌شود.

۳) زیرا در شیفت ریاضی به چپ اعداد مکمل ۲ بکار نمی‌رودند.

۴) هیچکدام

پاسخ: گزینه «۲» همان‌طور که در بخش‌های قبلی گفته شد شیفت به چپ منطقی با شیفت به چپ ریاضی مشابه است و به همین دلیل می‌توان از شیفت منطقی به چپ به جای هر دو استفاده نمود. لازم به ذکر است که در شیفت ریاضی به چپ، رخداد سریز نیز کنترل می‌گردد اما به هر حال در عمل تفاوتی با شیفت منطقی به چپ ندارد.

تعداد آدرس‌ها در دستورالعمل‌های ماشین

به صورت سنتی یکی از عوامل مورد استفاده در دسته‌بندی معماری کامپیوتراها، تعداد آدرس‌های استفاده شده در هر دستور می‌باشد در حالت کلی می‌توان گفت دستورات منطقی و محاسباتی بیشترین تعداد آدرس را نیاز دارند، در این نوع دستورات حداکثر دو عملوند مورد نیاز می‌باشد: دو آدرس برای عملوندها و یک آدرس نیز برای محاسبه نتیجه چنانچه آدرس دستور بعدی را نیز به عنوان جزئی از آدرس‌های یک دستورالعمل در نظر بگیریم، می‌توان گفت یک دستور ماشین حداکثر به چهار آدرس نیاز خواهد داشت. آدرس دستورالعمل بعدی معمولاً از طریق ثبات pc محاسبه می‌گردد. بنابراین در حالت کلی یک دستورالعمل می‌تواند حداکثر سه آدرس در خود داشته باشد.

تعداد آدرس‌ها در دستور به ساختار وابسته است، آنچه در بالا گفته شد می‌تواند در حالت کلی صادق باشد. هر چند می‌توان دستورالعمل‌هایی در ساختارهای خاص یافته که تعداد آدرس‌های آن‌ها حتی از 3 نیز بیشتر باشد اما اینگونه موارد بسیار محدود می‌باشند و بنابراین در بحث کلی قابل صرف نظر کردن هستند. آنچه به صورت متداول وجود دارد ساختارهایی با دستورهای 3 آدرس، 1 آدرس، 2 آدرس و صفر آدرس می‌باشد. در ادامه به این ساختارها خواهیم پرداخت. تعداد آدرس‌های دستورالعمل‌ها به تعداد ثبات‌های cpu بستگی دارد و می‌توان معماری‌ها را بر اساس این معیار در سه گروه زیر قرار داد:

Multi Register Organization – cpu دارای چندین ثبات می‌باشد (در این حالت اصولاً دستورات دو آدرسی یا سه آدرسی استفاده می‌گردد).


Single Accumulator Organization – cpu دارای یک ثبات انباره (Accumulator) همه منظوره می‌باشد (اصولاً در این حالت از دستورات تک آدرسی استفاده می‌شود).

Stack Organization – cpu دارای حافظه پشته (stack) می‌باشد (اصولاً در این حالت از دستورات صفر آدرسی استفاده می‌گردد).

دستورات سه آدرسی (three-addressed instructions)

شکل کلی دستورات سه آدرسی به صورت مقابل می‌باشد.

که op یک عمل (operation) را مشخص می‌نماید و A، B و C می‌توانند نشان‌دهنده یک ثبات cpu و یا یک آدرس از حافظه باشند. تفسیر این دستور به صورت زیر می‌باشد.



به عنوان مثال برنامه مربوط به محاسبه $X = (A + B) \times (C + D)$ در یک فرمت سه آدرسی به صورت زیر می‌باشد:

Instruction	مفهوم
ADD R1 , A , B	$R1 \leftarrow M[A] + M[B]$
ADD R2 , C , D	$R2 \leftarrow M[C] + M[D]$
MUL X , R1 , R2	$M[X] \leftarrow R1 * R2$

که در آن R_1 و R_2 ثبات‌های cpu می‌باشند که در حقیقت برای ذخیره نتایج میانی استفاده می‌شوند. و منظور از $M[A]$ عملوندی در حافظه است که با آدرس A مشخص می‌شود.

مزیت: طول برنامه‌ها کوچکتر می‌شود چرا که با تعداد دستورات کمتر نوشته می‌شود.

عیب: طول دستورات طولانی است.

نکته مثال ۳: اشکال دستورهای سه آدرسی کدام یک از موارد زیر می‌باشد.

۱) فرم باینری دستور دارای بیت‌های زیادی برای مشخص کردن سه آدرس است.

۲) کوتاه شدن برنامه محاسبات ریاضی

۳) استفاده از ثبات اکومولاتور بر روی داده‌ها


۴) هیچکدام

پاسخ: گزینه «۱» با توجه به متن درس گزینه (۱) صحیح است.

دستورات دو آدرسی (two-addressed instructions)

شکل کلی دستورات دو آدرسی را می‌توان به صورت مقابل در نظر گرفت:

که مفهوم آن به صورت زیر می‌باشد.




بنابراین نتیجه اجرای عملگر موردنظر بر روی A و B در A قرار خواهد گرفت که می‌تواند یک ثبات cpu باشد و یا یک مکان از حافظه را مشخص نماید.

در زیر برنامه مربوطه به محاسبه $X = (A + B) \times (C + D)$ در یک فرمت دو آدرسی آمده است:

Instruction	مفهوم
MOV R1 , A	$R1 \leftarrow M[A]$
ADD R1 , B	$R1 \leftarrow R1 + M[B]$
MOV R2 , C	$R2 \leftarrow M[C]$
ADD R2 , D	$R2 \leftarrow R2 + M[D]$
MUL R1 , R2	$R1 \leftarrow R1 * R2$
MOV X , R1	$M[X] \leftarrow R1$

دستورات تک آدرسی (One-addressed instructions)

صورت کلی دستورات تک آدرسی به شکل زیر می‌باشد:



در این حالت عملگر بر روی A و محتوای ثبات AC عمل می‌کند و نتیجه در ثبات AC ذخیره می‌شود.



مکانیک سریع

فصل ششم

«پردازش خط لوله‌ای (Pipeline processing)

مقدمه

افزایش سرعت پردازش، کوتاه کردن زمان پاسخگویی و افزایش کارایی از اهداف همیشگی طراحان معماری کامپیوتر بوده است. یکی از تکنیک‌های پرکاربرد در این راستا، پردازش خط لوله‌ای می‌باشد که در این فصل بررسی می‌گردد. دو مبحث خط لوله برای محاسبات و دستورالعمل‌ها به صورت جداگانه تشریح می‌شود. مشکلات بالقوه موجود در خط لوله دوم یعنی دستورالعمل‌ها بیان و راهکار مقابله با آن‌ها نیز ارایه می‌گردد. در پایان به بحث پردازش برداری در راستای افزایش سرعت پردازش به ویژه در ابر کامپیوترا اشاره خواهد شد.

یکی از راههای بسیار مؤثر در افزایش کارایی یک سیستم پردازشی، استفاده از پردازش لوله‌ای می‌باشد. این الگو بسیار شبیه به رفتاری است که در خطوط تولید و ترکیب کردن قطعات برای رسیدن به یک محصول نهایی استفاده می‌شود. در کارخانجات تولیدی با شکستن محصول نهایی به اجزای متفاوت و تدارک یک خط تولید چند مرحله‌ای، تلاش می‌کنند تا در هر مرحله بخشی از محصول نهایی به سیستم اضافه گردد. به عنوان مثال خط تولید خودرو را در نظر بگیرید، در حالت معمولی می‌توان بخش‌های مختلف آن را بر روی میز قرار داد و تمامی کارگران همزمان بر روی آن آغاز به کار نمایند. بدیهی است در این حالت باید خودروی اول به مرحله پایانی برسد و سپس کارگران بر روی خودروی دوم مشغول به کار می‌شوند. پر واضح است که این روش بسیار غیر کارآمد است زیرا تمامی کارگران نمی‌توانند همزمان مشغول به کار باشند و در هر زمان چندین نفر بیکار خواهند بود و این به معنای کاهش کارایی و طولانی شدن تولید محصول خواهد بود. حالت دوم را در نظر بگیرید که ابتدا مرحله ترکیب قطعات خودرو به بخش‌های متواتی قابل جداسازی از هم تقسیم می‌شود. حال در هر بخش تعدادی کارگر مشغول به کارند. خودروی اول وارد مرحله نخست می‌شود. با پایان یافتن این مرحله، کارگران در بخش بعدی وظایف خود را انجام می‌دهند و در همین زمان خودروی دوم وارد مرحله اول می‌شود. به خوبی می‌توان دید که پس از n مرحله، یک خودرو آماده خواهد بود با این تفاوت که از این به بعد در هر سیکل کاری، یک خودرو در مرحله n تولید می‌شود. با این روش با تقسیم‌بندی کل کار و موازی‌سازی بخش‌های قابل تفکیک، سرعت تولید محصول و کارایی خط تولید بهبود می‌یابد زیرا در هر لحظه کارگران در بخش مرتبط با تخصص خود مشغول خواهند بود.


طراحان پردازنده‌ها با الهام از این ایده، تلاش کرده‌اند تا کارایی سیستم‌های دیجیتال را افزایش دهند، چنین ساختاری را پردازش خط لوله‌ای می‌گویند. همان‌طور که در بالا دیدیم، در پردازش خط لوله‌ای پردازش‌های سریال به چند بخش تقسیم می‌شود. هر کدام از این بخش‌ها توسط یک قطعه (segment) که قابلیت انجام پردازش را دارد، اجرا می‌گردد. قطعات پردازشی موردنظر به صورت پشت سر هم قرار می‌گیرند و نتیجه پردازش هر قطعه به قطعه بعدی داده می‌شود. در پایان نتیجه نهایی به عنوان خروجی آخرین قطعه ایجاد خواهد شد. در این حالت همپوشانی در انجام پردازش‌های مختلف رخ خواهد داد و قطعات مختلف پردازش‌های متفاوتی را به صورت همزمان انجام می‌دهند. بنابراین انتظار می‌رود استفاده از این تکنیک باعث افزایش سرعت به صورت چشمگیری گردد. این همپوشانی در پردازش با استفاده از ثباتهایی که بین قطعه‌های مختلف قرار داده می‌شود، امکان پذیر خواهد بود. هر ثبات، خروجی قطعه قبلی را به عنوان ورودی بخش بعد در خود نگه می‌دارد.

یک پالس ساعت به قطعه‌های مختلف متصل می‌شود و بیشترین تأخیر بین دو ثبات که بینگر زمان لازم برای انجام پردازش‌ها در بخش مربوطه می‌باشد، تعیین‌کننده مقدار پالس ساعت یا همان کلاک کاری سیستم می‌باشد. به بیان دیگر در هر بخش از یک ساختار لوله‌ای، تعدادی مدار ترکیبی خواهیم داشت. بدیهی است که با توجه به انجام پردازش‌های متفاوت در بخش‌های مختلف، میزان تأخیر آن‌ها نیز متفاوت خواهد بود. چنان‌چه بیشترین مقدار این تأخیرها برابر t_{Δ} باشد.

$\frac{1}{t_{\Delta}}$ کلاک کاری سیستم خواهد بود. در هر کلاک، پردازش‌ها در طول خط لوله یک واحد پیش می‌روند و هر قطعه خروجی خود را به قطعه بعدی خواهد داد.



نکته مثال ۱: فرض کنید نیاز به انجام عمل $A \times B + C$ برای هفت دسته داده عددی مختلف به عنوان A , B و C می‌باشد در این حالت خط لوله زیر برای انجام این عمل در نظر گرفته می‌شود:



پاسخ: ثبات‌های R_1 و R_2 قطعه اول، ثبات‌های R_3 و R_4 قطعه دوم و ثبات R_5 قطعه سوم را تشکیل می‌دهند، هر ثبات در هر پالس ساعت، داده جدیدی دریافت می‌کند. نقش هریک از سه قطعه به صورت زیر می‌باشد.

(دریافت داده‌های A_i و B_i) Segment 1 : $R_1 \leftarrow A_i$ و $R_2 \leftarrow B_i$ (قطعه اول)

(انجام ضرب i و دریافت ورودی i) Segment 2 : $R_3 \leftarrow R_1 \times R_2$ و $R_4 \leftarrow C_i$ (قطعه دوم)

(انجام عمل جمع نهایی) Segment 3 : $R_5 \leftarrow R_3 + R_4$ (قطعه سوم)


پر واضح است که ضرب و جمع همان مدارت ترکیبی هستند که بین دو ثبات در بخش‌های متفاوت قرار گرفته‌اند. با توجه به تأخیر بیشتر عمل ضرب، این بخش تعیین‌کننده کلاک کاری سیستم فوق خواهد بود. نحوه عملکرد این خط لوله به ازای هفت دسته ورودی به صورت زیر می‌باشد.

Clock Pulse Number	Segment 1 $R_1 \quad R_2$		Segment 2 $R_3 \quad R_4$		Segment 3 R_5
	A_i	B_i	—	—	—
1	A_1	B_1	—	—	—
2	A_2	B_2	$A_1 * B_1$	C_1	—
3	A_3	B_3	$A_2 * B_2$	C_2	$A_1 * B_1 + C_1$
4	A_4	B_4	$A_3 * B_3$	C_3	$A_2 * B_2 + C_2$
5	A_5	B_5	$A_4 * B_4$	C_4	$A_3 * B_3 + C_3$
6	A_6	B_6	$A_5 * B_5$	C_5	$A_4 * B_4 + C_4$
7	A_7	B_7	$A_6 * B_6$	C_6	$A_5 * B_5 + C_5$
8	—	—	$A_7 * B_7$	C_7	$A_6 * B_6 + C_6$
9	—	—	—	—	$A_7 * B_7 + C_7$

همانگونه که ملاحظه می‌شود در کلاک اول A_1 و B_1 به ترتیب به R_1 و R_2 بار می‌شوند. در پالس دوم A_2 و B_2 توسط قطعه اول به ترتیب به R_1 و R_2 وارد می‌شوند. به طور همزمان با بارگذاری R_1 و R_2 ، قطعه دوم حاصل ضرب $A_1 * B_1$ را در R_3 قرار می‌دهد. ورودی C_1 به ثبات R_4 بار می‌گردد. در کلاک سوم A_3 و B_3 توسط قطعه اول در ثبات‌های R_1 و R_2 قرار می‌گیرند و حاصل ضرب $A_2 * B_2$ توسط قطعه دوم محاسبه می‌شود، ورودی C_2 دریافت و در R_4 قرار می‌گیرد. عمل جمع $A_1 * B_1 + C_1 + R_3$ که دارای حاصل ضرب $A_1 * B_1 + C_1 + R_3$ می‌باشد، انجام و نتیجه در R_5 قرار می‌گیرد. همان گونه که مشاهده می‌شود در کلاک سوم خط لوله پر می‌شود. از این زمان به بعد در طی هر پالس ساعت یک خروجی تولید می‌گردد. همان‌طور که قبل نیز اشاره شد، این عملیات تا زمانی که آخرین خروجی محاسبه گردد، ادامه می‌یابد. در حالت کلی پس از پر شدن خط لوله، به ازای هر پالس ساعت، یک خروجی تولید می‌گردد.

نمونه مثال ۲: در یک سیستم خاص منظوره باید عملیات $(A_i + B_i)(C_i + D_i)$ روی جریانی از عده‌ها اجرا شود. یک خط لوله طراحی کنید که این عمل را انجام دهد.


پاسخ:



بدیهی است که می‌توان عملیات را به دو بخش جداگانه که درون پرانتزها نشان داده شده‌اند، تقسیم‌بندی کرد. این دو بخش می‌توانند به صورت موازی اجرا گردد و از حاصل این دو عبارت، نتیجه نهایی را به دست آورد.

اصولاً عملیاتی که قابلیت تجزیه به چند زیر عملیات با پیچیدگی تقریباً یکسان را داشته باشد، می‌توان با تکنیک خط لوله پیاده سازی نمود. کارایی خط لوله در مواقعی که عملیات یکسانی به تعداد دفعات زیادی انجام می‌شود، مشهود خواهد بود.

شکل کلی یک خط لوله چهار طبقه را می‌توان به صورت زیر در نظر گرفت. در این شکل R_i ثبات‌های واسط بین قطعات و S_i در هر قطعه یک مدار ترکیبی است. $(i=1,2,3,4)$



به کل عملیاتی که در طول یک خط لوله انجام می‌شود، یک تکلیف (task) گفته می‌شود. برای بررسی نحوه عملکرد یک خط لوله از نمودار فضا - زمان (space-time) استفاده می‌شود که در این نمودار، تکلیف موجود در هر قطعه از خط لوله با توجه به پالس ساعت‌های مختلف نشان داده می‌شود. به عنوان مثال برای خط لوله با چهار قطعه نمایش داده در شکل یک، نمودار فضا - زمان زیر نحوه انجام شش تکلیف T_1 تا T_6 را نشان می‌دهد.

		1	2	3	4	5	6	7	8	9
Segment 1		T_1	T_2	T_3	T_4	T_5	T_6			
Segment 2			T_1	T_2	T_3	T_4	T_5	T_6		
Segment 3				T_1	T_2	T_3	T_4	T_5	T_6	
Segment 4					T_1	T_2	T_3	T_4	T_5	T_6

این نمودار نشان می‌دهد که در کلاک اول تکلیف T_1 در قطعه اول قرار دارد، در کلاک دوم تکلیف T_1 در قطعه دوم و تکلیف T_2 در قطعه اول اجرا می‌شود. سرانجام در کلاک چهارم تکلیف T_1 در قطعه چهارم قرار می‌گیرد و خط لوله پر می‌شود. پس از پایان کلاک چهارم، در هر سیکل عملیات یک تکلیف تکمیل می‌گردد. محور عمودی قطعات مختلف خط لوله و محور افقی سیکل‌های متوالی را نشان می‌دهد.

میزان تسریع (speed up) یک خط لوله

اگر یک خط لوله با k سطح را در نظر بگیریم، همان‌طور که دیدیم k پالس ساعت طول می‌کشد تا خط لوله پر شود. حال اگر n دستور وجود داشته باشد آنگاه دستور اول برای تکمیل شدن به k پالس ساعت نیاز خواهد داشت. مابقی دستورات هر کدام در یک پالس ساعت تکمیل می‌گردد بنابراین اگر مدت زمان یک پالس ساعت در خط لوله را t_p در نظر بگیریم، زمان مورد نیاز برای انجام n تکلیف به صورت زیر است:

$$t_{\text{pipe}} = [k + (n-1)] \times t_p$$

دستور اول بقیه دستورات

پیش‌تر گفته شد که t_p برابر ماکزیمم تأخیر موجود در مدارهای ترکیبی قطعات مختلف خط لوله می‌باشد. حال اگر زمان پالس ساعت در حالت بدون خط لوله را t_{unp} در نظر بگیریم، زمان مورد نیاز بدون خط لوله به صورت مقابل خواهد بود:



مدرسان سرگفت

فصل نهم

«اندازه‌گیری کارایی (performance)»

کارایی یک سیستم کامپیوترا می‌تواند بر اساس معیارهای مختلفی مانند سرعت حافظه، سرعت پردازنده، حجم حافظه نهان و ... تعیین شود. در این کتاب کارایی یک سیستم کامپیوترا در حالت کلی بر اساس سرعت اجرای دستورات معنا پیدا می‌کند.

تمام عملیاتی که توسط یک پردازنده اجرا می‌شوند (از قبیل واکشی، رمزگشایی، انجام محاسبات ریاضی و ...) هماهنگ با یک پالس ساعت یا کلاک انجام می‌شوند. هر جقدر فرکانس این کلاک بیشتر باشد، سرعت اجرای نیز بیشتر خواهد بود. معیار اندازه‌گیری فرکانس کلاک، هرتز (Hertz) می‌باشد که با "Hz" نشان داده می‌شود و نشان‌دهنده «تعداد سیکل‌های ساعت در ثانیه» می‌باشد و اغلب با واحدهای مگاهرتز (MHz) و گیگاهرتز (GHz) بیان می‌شود که به ترتیب یک میلیون پالس در ثانیه و یک میلیارد پالس در ثانیه می‌باشند. فاصله بین دو پالس ساعت زمان سیکل (cycle time) نامیده می‌شود.

در سیستم‌های مختلف دستورات متفاوت به تعداد کلاک‌های متفاوتی برای اجرا نیاز دارند. چنان‌چه از خط لوله استفاده شود، بسته به طراحی مراحل و چگونگی موادی‌سازی دستورات، ممکن است تعداد کلاک‌های لازم برای اجرای یک دستور العمل مشخص در ساختارهای متفاوت، یکسان نباشد. با توجه به مطالعه گفته شده، نرخ کلاک به تنها یک نمی‌تواند کارایی سیستم را نشان دهد. در ادامه معیارهای اصلی که برای اندازه‌گیری کارایی استفاده می‌شوند، بررسی شده است.

CPI معیار

اگر در یک پردازنده فرکانس ساعت دارای مقدار f باشد آنگاه زمان کلاک عبارت است از:

زمان کلاک را با T نمایش می‌دهیم.

برای دستیابی به یک معیار مناسب برای کارایی یک سیستم کامپیوترا دو پارامتر زمان پاسخ (response time) و مقدار گذردهی (throughput) به صورت زیر تعریف می‌شوند:

- زمان پاسخ عبارت است از زمان بین شروع و پایان یک کار که زمان اجرا نیز نامیده می‌شود.
- میزان گذردهی به مقدار کار انجام شده در واحد زمان گفته می‌شود.

هرچه پارامتر نخست کوچک‌تر باشد و دومی (یعنی میزان گذردهی) افزایش یابد، کارایی سیستم بهبود می‌یابد. با ذکر یک مثال این دو پارامتر را بیشتر تشریح می‌کنیم.

کمک مثال ۱: فرض کنید دو تغییر زیر بر روی یک سیستم کامپیوترا ایجاد شده باشد:

- ۱) جایگزینی پردازنده با یک پردازنده سریع‌تر
- ۲) اضافه نمودن چند پردازنده (از نوع پردازنده اولیه) به سیستم

در حالت اول به دلیل افزایش سرعت پردازنده می‌توان هر کاری را در زمان کمتری نسبت به سیستم اصلی انجام داد و همچنین میزان کار انجام شده در واحد زمان افزایش خواهد یافت، بنابراین زمان پاسخ کاهش و گذردهی افزایش می‌یابد.

در حالت دوم زمان انجام یک کار تغییر نمی‌کند بنابراین زمان پاسخ تفاوتی نخواهد داشت اما مقدار کار انجام شده در یک بازه زمانی و در نتیجه گذردهی افزایش می‌یابد.

فرض کنید در یک برنامه n نوع دستور متفاوت وجود دارد که هر کدام به تعداد کلک‌های متفاوتی برای اجرا نیاز دارند. اگر تعداد دستورهای نوع i را با I_i ، تعداد کلک‌های لازم به ازای هر دستور العمل (Clock per Instruction) از نوع i را با CPI_i و تعداد کل دستورات را با I_C نمایش دهیم، میانگین تعداد کلک به ازای هر دستور که با CPI نشان داده می‌شود، به صورت زیر محاسبه می‌شود:

$$CPI = \frac{\sum_{i=1}^n (CPI_i \times I_i)}{I_C}$$

$$T_{\text{total}} = I_C \times CPI \times T$$

میزان زمان لازم برای اجرای برنامه مورد نظر به صورت مقابل محاسبه می‌شود:

که در آن:

$$\text{زمان هر کلک} \times \underbrace{\text{تعداد کلک به ازای هر دستور العمل}}_{\text{تعداد دستورات}} \times \underbrace{T}_{\text{زمان مورد نیاز برای اجرای یک برنامه}} = T_{\text{total}}$$

کمک مثال ۲: اگر در یک برنامه 60 درصد دستورات از کلاس A، 18 درصد از کلاس B، 12 درصد از کلاس C و 10 درصد از کلاس D باشند و مقدار CPI برای این چهار کلاس به ترتیب 1، 2، 4 و 8 باشد، میزان CPI کلی کدام است؟

$$3.4 \quad (4) \quad 1.78 \quad (3) \quad 2.24 \quad (2) \quad 2 \quad (1)$$

پاسخ: گزینه «۲» با توجه به اطلاعات داده شده مقدار کلی CPI به صورت زیر قابل محاسبه است:

$$CPI = \frac{0.6 \times 1 + 0.18 \times 2 + 0.12 \times 4 + 0.1 \times 8}{4} = 2.24$$

کمک مثال ۳: فرض کنید دو پیاده‌سازی از یک مجموعه دستور العمل وجود دارد که می‌توان آن را بر روی دو کامپیوتر A و B اجرا کرد. کامپیوتر A و B دارای ویژگی‌های زیر می‌باشند (برای یک برنامه یکسان):

$$\text{clock cycle time} = 250\text{ps} , CPI = 2 \quad \text{کامپیوتر A}$$

$$\text{clock cycle time} = 500\text{ps} , CPI = 1.2 \quad \text{کامپیوتر B}$$

در این صورت اگر برنامه مورد نظر دارای 20 دستور باشد آنگاه زمان اجرای برنامه بر روی کامپیوترهای A و B به ترتیب کدام است (از راست به چپ)?

$$20\text{ns} \quad 10\text{ns} \quad 2\text{ns} \quad 1.2\text{ns} \quad 12\text{ns} \quad 10\text{ns} \quad 2\text{ns} \quad 1\text{ns} \quad (4) \quad (3) \quad (2) \quad (1)$$

پاسخ: گزینه «۲» تعداد کلک‌های لازم برای اجرای برنامه مورد نظر بر روی هر یک از کامپیوترها به صورت زیر است:

$$A: \text{Total cpu time} = 250\text{ps} \times 20 \times 2 = 10000\text{ps} = 10\text{ns}$$

$$B: \text{Total cpu time} = 500\text{ps} \times 20 \times 1.2 = 12000\text{ps} = 12\text{ns}$$

بنابراین زمان اجرای برنامه بر روی این دو کامپیوتر عبارت است از:

$$A: \text{Total cpu time} = 250\text{ps} \times 40 = 10000\text{ps} = 10\text{ns}$$

$$B: \text{Total cpu time} = 500\text{ps} \times 24 = 12000\text{ps} = 12\text{ns}$$

کمک مثال ۴: در یک برنامه کامپیوتروی 25 درصد از دستورات اعمال جمع و تفریق ممیز شناور می‌باشند (FP) و 2 درصد از آن‌ها محاسبه ریشه اعداد ممیز شناور می‌باشند (FPSQR). در این صورت اگر هر دستور جمع و تفریق ممیز شناور نیاز به 4 کلک و سایر دستورات به صورت میانگین نیاز به 1.33 کلک به ازای هر دستور داشته باشند آنگاه CPI کل چقدر می‌باشد؟

$$2 \quad (4) \quad 3 \quad (3) \quad 1.2 \quad (2) \quad 2.2 \quad (1)$$

پاسخ: گزینه «۴» با توجه به روابط مطرح شده مقدار CPI به ازای دو دستور شرح داده شده که دستورات FPSQR نیز در دسته سایر دستورات قرار دارند، به صورت زیر قابل محاسبه است:

$$CPI = \frac{25 \times 4 + 75 \times 1.33}{100} = 25\% \times 4 + 75\% \times 1.33 = 2$$



چنان‌چه اطلاعات دقیق‌تری از سیستم مورد بررسی در دست باشد، می‌توان آنالیز زمانی دقیق‌تری را انجام داد. فرض کنید تعداد سیکل‌های لازم برای اجرا و رمزگشایی دستورات برابر p و تعداد دستورات مراجعه به حافظه برابر m باشد. چنان‌چه نسبت زمان سیکل حافظه به زمان سیکل پردازندۀ را با k نشان دهیم، زمان مورد نیاز برای اجرای تمام دستورات یک برنامه که دارای I_C دستور می‌باشد، به صورت زیر قابل محاسبه است:

$$T_{\text{total}} = I_C \times [p + (m \times k)] \times T$$

مطابق با رابطه فوق پنج فاکتور اصلی را می‌توان در تعیین کارایی در نظر گرفت که به صورت زیر توسط چهار ویژگی سیستم تحت تأثیر قرار می‌گیرند:

۱) **نحوه طراحی مجموعه دستورالعمل‌ها (instruction set architecture)**: که بر روی پارامترهای I_C و p تأثیر گذار است. به بیان دیگر تعداد کل دستورالعمل‌ها و تعداد سیکل‌های لازم برای دستورات رمزگشایی و اجرا را تحت تأثیر قرار می‌دهد.

۲) **فن آوری کامپایلر (compiler technology)**: استفاده شده: با توجه به نحوه ایجاد دستورات زبان ماشین از دستورات یک زبان سطح بالا بر روی پارامترهای I_C , p و m تأثیرگذار است.

۳) **نحوه پیاده‌سازی پردازنده (processor implementation)**: نحوه طراحی پردازنده بر روی پارامترهای p و T تأثیرگذار می‌باشد.

۴) **نحوه پیاده‌سازی سلسله مراتب حافظه و حافظه نهان (cache and memory hierarchy)**: که بر روی پارامترهای k و T تأثیرگذار خواهد بود.

جدول زیر چگونگی ارتباط میان پارامترهای تأثیرگذار در کارایی و ویژگی‌های مرتبط در سیستم کامپیوتری را به خوبی نشان می‌دهد.

	I_C	p	m	k	T
Instruction set architecture	X	X			
Compiler technology	X	X	X		
Processor implementation		X			X
Cache and memory hierarchy				X	X

بنابراین در کل می‌توان گفت:

- زمان کلاک به طراحی و پیاده‌سازی سختافزار بستگی خواهد داشت.

- مقدار CPI به طراحی مجموعه دستورات بستگی دارد.

- تعداد دستورات به طراحی مجموعه دستورات و فن آوری کامپایلر بستگی خواهد داشت.

کارایی نسبی و تسريع

در حالت کلی زمانی که هدف مقایسه کارایی دو سیستم A و B برای اجرای یک برنامه خاص می‌باشد، می‌توان کارایی هر یک را به صورت زیر در نظر گرفت:

$$\frac{1}{\text{زمان اجرای برنامه در سیستم A}} = \text{کارایی سیستم A}$$

$$\frac{1}{\text{زمان اجرای برنامه در سیستم B}} = \text{کارایی سیستم B}$$

و بنابراین در صورتی که کارایی سیستم A برای اجرای برنامه موردنظر بیشتر از کارایی سیستم B باشد باید داشته باشیم:

$$\frac{1}{\text{زمان اجرای در سیستم A}} > \frac{1}{\text{زمان اجرای در سیستم B}} \Rightarrow \text{کارایی سیستم A} < \text{کارایی سیستم B}$$

$$\text{زمان اجرا در B} < \text{زمان اجرا در A}$$

و در حالت کلی اگر کارایی سیستم A به اندازه n برابر بهتر از کارایی سیستم B باشد باید داشته باشیم:

$$\frac{\text{کارایی A}}{\text{کارایی B}} = \frac{\text{زمان اجرای مورد نیاز در سیستم A}}{\text{زمان اجرای مورد نیاز در سیستم B}} = n$$

حال در صورتی که در یک کاربرد خاص از سیستم A به جای سیستم B استفاده شود، میزان تسريع برابر n خواهد بود.



- نکته مثال ۵:** فرض کنید یک سیستم کامپیوتی برای اجرای یک برنامه با شرح زیر موجود است:
- ۲۵ درصد از دستورات از نوع ممیز شناوری (FP) می‌باشند که میانگین CPI برای آنها ۴ است.
 - میانگین CPI برای سایر دستورات غیر ممیز شناور برابر ۱.۳۳ می‌باشد.
 - از بین دستورات ممیز شناور ۸ درصد دستورات محاسبه جذر می‌باشد (FPSQR) که CPI برای آنها برابر ۲۰ می‌باشد.

حال اگر دو سیستم جایگزین برای سیستم اولیه با ویژگی‌هایی به صورت زیر وجود داشته باشد:
(A) کاهش CPI به ۲ برای دستورات FPSQR **(B)** کاهش CPI به ۲.۵ برای تمام دستورات
در این صورت اگر سیستم سریع‌تر را استفاده کنیم مقدار تسربی کدام است؟

$$\begin{array}{cccc} 1.62 & (4) & 1.23 & (3) \\ 1.7 & (2) & 1.5 & (1) \end{array}$$

$$CPI = 4 \times 25\% + 1.33 \times 75\% = 2$$

پاسخ: گزینه «۳» میزان CPI کل در حالت اولیه برابر است با:
حال اگر از حالت A استفاده شود میزان CPI عبارت است از:

$$CPI_A = CPI - 2\% \times (CPI_{old\ FPSQR} - CPI_{new\ FPSQR}) = 2 - 2\% \times (20 - 2) = 1.64$$

(دقت کنید که ۸ درصد از دستورات FP به معنی ۲ درصد از کل دستورات است. بنابراین دستورات FPSQR به اندازه ۲ درصد از کل دستورات می‌باشند.)
و در حالت دوم میزان CPI جدید عبارت است از:

همان‌گونه که ملاحظه می‌شود سیستم B دارای CPI کمتری است بنابراین سریع‌تر است. در نتیجه میزان تسربی عبارت است از:

$$Speedup = \frac{\text{زمان در حالت اولیه}}{\text{زمان در صورت استفاده از سیستم}}$$

با توجه به این که تعداد دستورات و زمان کلاک‌ها ثابت است، تسربی به صورت زیر خواهد بود:

$$Speedup = \frac{2 \times CPI}{1.625 \times CPI} = \frac{2}{1.625} = 1.23$$

- نکته مثال ۶:** فرض کنید دو کامپایلر برای ترجمه یک برنامه سطح بالا وجود دارد که هر یک از آنها دستورات زیان سطح بالا را به یکی از سه نوع دستور A، B و C ترجمه می‌کنند که تعداد دستورات ایجاد شده در هر کامپایلر به صورت زیر می‌باشد:

نوع دستور کامپایلر	A	B	C
	کامپایلر 1	2	1
کامپایلر 2	4	1	1

اگر میزان CPI لازم برای اجرای سه دستور کلاس A، B و C به صورت زیر باشد:

	A	B	C
CPI	1	2	3

در این صورت میزان CPI به ازای دستورات ایجاد شده توسط کامپایلرهای مطرح شده به ترتیب از راست به چپ کدام است؟

$$\begin{array}{cccc} 1.5, 2.5 & (4) & 2.5, 1.5 & (3) \\ 2 & (2) & 1.5, 2 & (1) \end{array}$$

پاسخ: گزینه «۱» تعداد دستورات موردنیاز در صورت استفاده از هر یک از کامپایلرها به صورت زیر خواهد بود:

$$1 : 2 + 1 + 2 = 5 \quad 2 : 4 + 1 + 1 = 6 \quad \text{کامپایلر ۱}$$

بنابراین تعداد کلاک‌های لازم در هر دو حالت عبارت است از:

$$10 = \text{تعداد کلاک‌ها در صورت استفاده از کامپایلر ۱}$$

$$9 = \text{تعداد کلاک‌ها در صورت استفاده از کامپایلر ۲}$$

همان‌گونه که مشاهده می‌شود علیرغم تعداد بیشتر دستورات در کامپایلر دوم، این کامپایلر سریع‌تر نیز می‌باشد بنابراین مقدار CPI در دو حالت به صورت زیر است:

$$CPI_1 = \frac{\text{تعداد کلاک‌ها در حالت اول}}{\text{تعداد دستورالعمل‌ها در حالت اول}} = \frac{10}{5} = 2$$

$$CPI_2 = \frac{\text{تعداد کلاک‌ها در حالت دوم}}{\text{تعداد دستورالعمل‌ها در حالت دوم}} = \frac{9}{6} = 1.5$$